微机原理和接口技术-5-1 存储系统.ppt

* VCC X S D T1 只读存储器 * 行地址译码器 A3 A2 A1 A0 X0 X1 X2 X3 Y0 Y1 Y2 Y3 输出 片选 VCC 4 3 1 列地址译码器 5 2 只读存储器阵列(16×1位ROM结构） 1 0 0 0 * 四管的动态存储电路是将六管静态存储元电路中的负载管T3，T4去掉而成的。 下面我们来看看它和六管静态存储元电路有什么区别：  　写操作:I/O与I/O加相反的电平，当T5,T6截止时，靠T1，T2管栅极电容的存储作用，在一定 时间内(如2ms)可保留所写入的信息。 　　读操作:先给出预充信号，使T9，T10管导通，位线D和D上的电容都达到电源电压。字选择线 使T5，T6管导通时，存储的信息通过A，B端向位线输出。 　　刷新操作:为防止存储的信息电荷泄漏而丢失信息，由外界按一定规律不断给栅极进行充电，补足 栅极的信息电荷。 * 单管动态存储元电路由一个管子T1和一个电容C构成。 　　写入：字选择线为“1”，T1管导通，写入信息由位线(数据线)存入电容C中； 　　读出：字选择线为“1”，存储在电容C上的电荷，通过T1输出到数据线上，通过读出放大器即可得 到存储信息。 * … X0 X1 存储单元阵列 存储单元阵列 存储单元阵列 X向地址译码器 X向驱动器 I/O 电 路 n位X向地址 DBUS … … Y0 Y1 Y向地址译码器 Y向驱动器 m位Y向地址 静态存储器芯片结构 控制电路 RD WR CS … 写 读 * 2114引脚图 地址线 数据线 读写控制线 片选线 电源线 地线 容量： 1K×4位 A6 A5 A4 A3 A0 A1 A2 CS GND 1 2 3 4 5 6 7 8 9 18 17 16 15 14 13 12 11 10 VCC A7 A8 A9 I/O1 I/O2 I/O3 I/O4 WE 2114 A6 * 行 选 择 输入 数据 控制 … … VCC GND A3 A4 A5 A6 A7 A8 I/O1 I/O2 I/O3 I/O4 A0 A1 A2 A9 CS WE 64×64 存储矩阵 列I/O电路 列选择 4个64×16矩阵 * SRAM 6264芯片 6264外部引线图 逻辑符号： 6264 D7-D0 A12-A0 OE WE CS1 CS2 地址线： A0～A12 数据线： D0～ D7 输出允许信号：OE 写允许信号： WE 选片信号： CS1、CS2 容量： 8K×8位 * 6264芯片与系统的连接 D0~D7 A0 A12 ? ? ? WE OE CS1 CS2 ? ? ? A0 A12 MEMW MEMR 译码 电路 高位地址信号 D0~D7 ? ? ? ? ? ? * 随机存取存储器（Random Access Memory） 静态MOS存储器 SRAM 动态MOS存储器 DRAM * CD Vss(0V) CD 四管DRAM存储器 Vss(0V) T1 T2 T5 T7 T8 T6 I/O O/I Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 A B C1 C2 D D * 单管DRAM T1 T8 T6 O/I Vss(0V) 预充 T10 T9 ED X地址译码线 Y地址译码线 T5 A C1 Vss(0V) CD B T2 C2 Vss(0V) CD T7 I/O D D * 单管DRAM存储器读过程 Vss(0V) T1 D X地址译码线 C 电容用于存储电荷，有电荷代表1，否则代表0 I/O Y地址译码线 T2 * 表 单管存储元电路和四管存储元电路对比 名　称 优　　点 缺　点 四管存储元电路 外围电路比较简单，刷新时不需要另加外部逻辑 管子多，占用的芯片面积大 单管存储元电路 元件数量少，集成度高 需要有高鉴别能力的读出放大器配合工作　　外围电路比较复杂 * 单管DRAM刷新相关概念 Vss(0V) T1 D X地址译码线 C I/O Y地址译码线 T2 (平时无电源供电)存在问题： 1、电容C上电荷会泄漏，需定期向电容补充电荷，以保持信息不变。称为刷新。 2、读出C上的1时，会减少C上的电荷，破坏了信息，需再生。 最大刷新周期：从存储信息到信息泄漏完毕所经历的时间称为最大刷新周期（如2ms），在最大刷新周期内必须完成刷新过程。 刷新周期：从上一次对存储器刷新结束到下一次对整个存储器刷新结束所需要的时间称为刷新周期。 * DRAM 读再生与刷新 Vss(0V) T1 D X地址译码线 C I/O Y地址译码线 T2 T4 T3 T1 T2 TS VDD(5V) PS 预置脉冲PS X