单片机时钟秒表课设计报告.docVIP

单片机的时钟设计 小组成员： 班级： 课程老师： 目录 一、硬件结构………………………………………………3 1硬件原理…………………………………………………3 1 89C52…………………………………………………… 3 1.1硬件原理…………………………………………………3 1.2 主要功能特性…………………………………………管脚说明………………………………………………振荡器特性……………………………………………结构特点………………………………………………………………………………………………… 6 2.1数码管分类………………………………………………6 2.2数码管结构…………………………………………… 7 2.3驱动方式…………………………………………………8 3、排阻………………………………………………………9 3.1排阻的作用………………………………………………排阻引脚说明…………………………………………………………………………………………………10 4.1晶振构成…………………………………………………10 4.2工作原理…………………………………………………………………………………………………11 软件结构概述…………………………………………12 1、显示子程序………………………………………………12 2、键盘扫描子程序…………………………………………13 3、中断程序…………………………………………………16 4、流程图………………………………………………… 18 三、调试过程…………………………………………………20 四、心得体会………………………………………………………22 五、参考文献………………………………………………………23 六、硬件电路图……………………………………………………23 七、程序清单………………………………………………………25 硬件结构概述 89C52 1.1硬件原理 89C52是INTEL公司MCS-51系列单片机中基本的产品，它采用ATMEL公司可靠的CMOS工艺技术制造的高性能8位单片机，属于标准的MCS-51的HCMOS产品。它结合了CMOS的高速和高密度技术及CMOS的低功耗特征，它基于标准的MCS-51单片机体系结构和指令系统，属于89C51增强型单片机版本，集成了时钟输出和向上或向下计数器等更多的功能，适合于类似马达控制等应用场合。89C52内置8位中央处理单元、256字节内部数据存储器RAM、8k片内程序存储器（ROM）32个双向输入/输出(I/O)口、3个16位定时/计数器和5个两级中断结构，一个全双工串行通信口，片内时钟振荡电路。此外，89C52还可工作于低功耗模式，可通过两种软件选择空闲和掉电模式。在空闲模式下冻结CPU而RAM定时器、串行口和中断系统维持其功能。掉电模式下，保存RAM数据，时钟振荡停止，同时停止芯片内其它功能。89C52有PDIP(40pin)和PLCC(44pin)两种封装形式。主要功能特性· 标准MCS-51内核和指令系统 · 32个双向I/O口 · 3个16位可编程定时/计数器· 向上或向下定时计数器· 6个中断源· 全双工串行通信口· 空闲和掉电节省模式· 片内8kROM（可扩充64kB外部存储器）· 256x8bit内部RAM（可扩充64kB外部存储器）· 时钟频率3.5-12/24/33MHz· 改进型快速编程脉冲算法· 5.0V工作电压· 布尔处理器· 4层优先级中断结构· 兼容TTL和CMOS逻辑电平· PDIP(40)和PLCC(44)封装形式·—帧错误侦测·—自动地址识别管脚说明VCC：供电电压。 GND：接地。 　　P0口：P0口为一个8位漏级开路双向I/O口，每脚可吸收8个TTL门电流。当P0口的管脚第一次写“1”时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。在FIASH编程时，P0 口作为原码输入口，当FIASH进行校验时，P0输出原码，此时P0外部必须被拉高。 　　P1口：P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4个TTL门电流。P1口管脚写入“1”后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。在FLASH编程和校验时，P1口作为第八位地址接收。 　　P2口：P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TTL门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取