ep1c3实验说明书104页.docVIP

目 录 第一章 EDA实验系统介绍 1 第二章 软件安装使用说明 3 第一节 QUARTUS II简介 3 第二节 QUARTUS II安装 4 第三节 USB BLASTER下载线驱动安装 8 第四节 QUARTUS II的一般使用 11 第三章 EDA数字实验内容 23 实验一 简单组合逻辑设计 23 实验二 三-八译码器设计 25 实验三 LCD驱动设计 27 实验四 A/D转换实验 28 实验五 D/A转换实验 31 实验六 交通灯实验 34 实验七 骰子实验 38 实验八 LED点阵显示实验 44 实验九 计数时钟综合实验 48 实验十 键盘扫描实验 58 实验十一 存储器实验 62 实验十二 FIFO实验 66 实验十三 PLL实验 71 第四章 综合实验 74 实验一 VGA实验 74 实验二 PS/2实验 79 实验三 伪随机码发生器 84 实验四 时分复用的时序发生器 86 实验五 2FSK和2PSK信号发生器 87 附 录1 适配卡信号表 94 附 录2 原理图设计图例 96 附 录3 EP1C3实验板简介 99  第一章 EDA实验系统介绍 该系统由实验机结合可编程技术开发而成。适用于Xilinx，Lattice，Altera等多种芯片教学实验。可使用ABLE、VHDL、原理图、状态图等多种方式设计，通过实验加深对前后级仿真结果的印象。 AEDK-EDA实验系统具有如下特点： 性能特点： 1、可进行基本组合、时序逻辑到键盘、时钟、秒表计时等多种综合； 2、骰子、交通信号灯和LED点阵，数码管等综合实验； 3、A/D、D/A转换，步进电机，直流马达驱动控制接口； 4、备有89C52，LCD液晶，62256，27256等模块供使用； 5、适用于Xilinx，Lattice，Altera公司生产的多种芯片； 6、可使用ABLE、VHDL、Verilog、原理图、状态图等多种方式设计，通过实验加深对前后级仿真结果的印象。 提供实验项目 简单组合逻辑； 交通灯控制器； 3-8译码器； LED译码器； 电子秒表/数字钟； 扫描数码显示器； 骰子游戏； 点矩阵LED； 键盘扫描； A/D实验； D/A实验； 8951/8051单片机实验； 阶梯波等发生器； 8*8 字符显示； LCD实验； 直流电机、步进电机； 建议开设实验 四位十进制数字频率计； 4位二进制加法器； 位加法器； 正负脉宽数控信号发生器； 模可变十六位加法计数器； 乐曲实验； 位并进并出串进串出移位寄存器； 8421码与格雷码反向转换； 余三码和格雷码相互转换； 8-3优先编码器； 四选一数据分配器； 四路数据分配器； 奇偶校验产生电路； 四位串进并行左移寄存器； 四位桶型左移寄存器； 四位加减计数器； 001序列监测器； 模拟汽车尾灯； 模拟节日彩灯； 模拟乒乓； 模拟洗衣机动作； 基本门电路； 十,六,百进制计数器； 地址译码器； 总线仲裁器； 51接口电路模块(双8位输出)； （非）流水线16位相关器； （非）流水线8位加法器； 流水线8位乘法器； FIR有线冲击相应滤波器；  第二章 软件安装使用说明 第一节 QUARTUS II简介 Altera公司的Quartus II软件提供了可编程片上系统（SOPC）设计的一个综合开放环境，是进行SOPC设计的基础。Quartus II集成环境包括以下内容：系统级设计，嵌入式软件开发，可编程逻辑器件（PLD）设计，综合，布局和布线，验证和仿真。 Quartus II设计软件根据设计者需要提供了一个完整的多平台开发环境，它包括整个FPGA和CPLD设计阶段的解决方案。图2.1.1说明了Quartus II软件的开放流程。 图2.1.1 Quartus II软件的开发流程 此外，Quartus II软件允许用户在设计流程的每个阶段使用Quartus II图形用户界面、EDA工具或命令行界面。在整个设计流程中可以使用这些中的一个，也可以在不同的设计阶段使用不同的界面。 第二节 QUARTUS II安装 一、PC机系统配置 为了使Quartus II软件的性能达到最佳，Altera公司建议计算机的最低配置如下： 奔腾II 400MHz，512MB以上系统内存； 大于800MB的安装Quartus II软件所需的最小硬盘空间； Microsoft Windows NT4.0（Service Pack4以上）、Windows2000或WindowsXP； Microsoft Windows兼容的SVGA显示器； CD-ROM驱动器； 至少有下面的端口之一：用于ByteBlaster II或ByteBlasterMV下载电缆的并行口（