第十八讲 电平触发与脉冲触发.pptVIP

由与非门构成的SR锁存器： 电平触发的触发器 在某些应用场合，有时需要在时钟CLK到来之前，先将触发器预置成指定状态，实际中往往设置异步置位端S D?和异步复位端R D?。 三、 电平触发方式的动作特点： 5.4 脉冲触发的触发器 一、电路结构与工作原理 二、脉冲触发方式的动作特点 小结 * 1 1 0 0 0① 1 1 1 0① 0 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 0 0 0 0 保持 置1（置位） 置0（复位） 不定 特性表 内容回顾 由或非门构成的SR锁存器： 特性表 保持 置1 置0 不定 内容回顾 0 0 X X 0 1 1 X X 0 1 1 0 0 1 1 0 0 1 1 0 1 1* 1 1 1 1* 0 1 1 0 1 1 1 0 0 1 1 1 1 0 1 1 0 0 1 0 0 0 1 保持 置1 置0 不定 保持 内容回顾 图5.3.2 当CLK＝0情况下， S D?＝0， R D?＝1，Q＝1； S D?＝1， R D?＝0，Q＝0。 不用设置初态时， S D?＝R D?＝1 小圆圈表示低电平有效 无小圆圈表示高电平控制 在CLK＝1的全部时间里S和R的变化都将引起触发器输出端状态的变化。CLK=0时，触发器保持原态。 【例】画出电平触发SR触发器的输出波形 (设初态为0状态) 。 CP R S Q 使输出全为1 CP变为0后 状态不定 置1 置0 保持 保持 不定 此电路称为D锁存器，其特点是在CLK的有效电平期间输出状态始终跟随输入状态变化，即输出与输入状态相同。 为了适应单端输入信号的需要，有时将S通过反相器接到R上，这就构成了电平触发的D触发器。 1 0 1 0 1 0 Q 1 1 0 0 1 0 Q* 1 1 1 1 0 1 0 1 X 0 X 0 D CLK D型锁存器的特性表 CP D Q 【例】 画出D触发器的输出波形。（设触发器初态为0）。 电平触发的触发器在CLK＝1期间，输出状态随输入信号S、R的变化而多次翻转，降低电路的抗干扰能力。另外S和R的取值受到约束，即不能同时为1. 提高可靠性，要求每个CLK周期输出状态只能改变1次 脉冲触发的触发器也称主从触发器。 ①在CLK＝1时，主触发器按S、R变化，而从触发器保持状态不变； ②在CLK由1 ?0（下降沿），主触发器保持，从触发器随主触发器的状态改变，故在CLK的一个周期内，触发器的输出状态只可能改变一次。 1* 0 1 1 1* 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 Q X X X X 主从SR触发器特性表 *CLK回到低电平后输出状态不定。 保持 置1 置0 不定 保持 【例】画出主从SR触发器的输出波形(设初态为0状态) 。 CLK=0后 状态不定 置1 置0 保持 不定 CLK S R Q 例 p225 CLK S R Q Q Qm 【例】分析主从SR触发器的输出波形(设初态为0状态) 。 最后一次非保持状态 主从SR触发器克服了同步SR触发器在CP＝1期间多次翻转的问题，但在CLK＝1期间，主触发器的输出仍会随输入的变化而变化，且仍存在不定态，输入信号仍遵守SR＝0. J K Q’ 主 从 S R Q CLK J 主 从 S R K Q Q’ CLK J 主 从 S R K Q Q’ CLK J 主 从 S R K Q Q’ CLK 1 0 1 1 0 1 1 1 0 1 1 0 0 0 1 0 1 1 0 1 1 0 0 1 1 1 0 0 0 0 0 0 X X X X 主 从 S R J K Q Q’ CLK 主从JK触发器特性表 保持 置1 置0 翻转 保持 在有些集成触发器中，输入端J和K不止一个，这些输入端是与的关系。 CLK K J Q 置1 保持 翻转 置0 【例】分析主从JK触发器的输出波形(设初态为0状态) 。 例 p229 例5.4.3 触发器的初态为0。 主 从 S R J K Q Q’ CLK 主 从 S R J K Q Q’ CLK * * *