第9节 外部存储器接口.pptVIP

9.3.5 存储器请求优先级 表9-26所示为多个挂起请求情况下的EMIF使用的请求器优先级。 优先级 请 求 器 最高 最低 外部保持 模式寄存器设置 刷新 增强的DMA 9.4 TMS320C64x DSP的EMIF 9.4.1 概述 TMS320C64x框图如图9-40所示，TMS320C64x通过使用一个可编程同步模式取代SBSRAM。 9.4.2 EMIF接口信号 图9-41是TMS320C64x的EMIF接口信号。表9-27是TMS320C64x的外部存储器接口信号说明。 9.4.3 SDRAM接口 1. 页面边界监测 2. 地址移位 3. SDRAM刷新模式 4. 模式寄存器设置 5. 时序要求 6. SDRAM读操作 7. SDRAM写操作 9.4.4 可编程同步接口 1. SBSRAM接口 图9-49所示为TMS320C64x EMIF的SBSRAM接口；该接口不支持SBSRAM的突发脉冲特性。 9.4.4 可编程同步接口 2. 零总线转换（ZBT）SRAM接口 可编程的同步模式支持零总线转换（ZBT）SRAM接口，如图9-52所示。 9.4.4 可编程同步接口 3. 同步FIFO接口 图9-53显示了有缝同步FIFO接口。 9.4.5 外部设备传输（PDT） 1. PDT写操作 图9-56所示为PDT写处理的时序。 9.4.5 外部设备传输（PDT） 2. PDT读操作 图9-57所示为PDT读处理的时序。 9.4.5 外部设备传输（PDT） 3. 在相同总线上具有多个FIFO的PDT传输 如图9-58所示为执行一个到CE空间配置为SDRAM的PDT读与写传输的系统。 9.4.5 外部设备传输（PDT） 4. PDT传输：总线宽度和DMA考虑 表9-34所示为概括支持SDRAM总线宽度的DMA设置。 MTYPE（SDRAM的位宽度） 单元大小（ESIZE） 单元数（ELECNT） 8 32，16，8 无限制 16 32，16 无限制 32 32 无限制 64 32 偶数 9.5 TMS320C6000 DSP的EMIF寄存器 1. EMIF全局控制寄存器（GBLCTL） 2. EMIF CE 空间控制寄存器(CECTL) 3. EMIF SDRAM控制寄存器(SDCTL) 4. EMIF SDRAM时序寄存器（SDTIM） 5. EMIF SDRAM扩展寄存器（SDEXT） 9.6 时钟输出使能 表9-41给出了EMIF输出时钟的操作。 EKxEN EKxHZ ECLKOUTx动作 0 0 ECLKOUTx保持低电平 0 1 ECLKOUTx低电平，Hold期间除外。Hold期间为高阻 1 0 ECLKOUTx计时 1 1 ECLKOUTx计时，Hold期间除外。Hold期间为高阻 * 第9章 外部存储器接口 9.1 概述 9.2 TMS320C620x/C670x DSP的EMIF 9.3 TMS320C621x/C671x DSP的EMIF 9.4 TMS320C64x DSP的EMIF 9.5 TMS320C6000 DSP的EMIF寄存器 9.6 时钟输出使能 9.1 概述 1. SDRAM的初始化 整个过程步骤如下： （1）向所有的配置为SDRAM的CE空间发送一条DCAB命令； （2）发送8条刷新命令； （3）向所有的设置为SDRAM的CE空间发送一条MRS。 2. 页面边界检测 SDRAM属于分页存储器，EMIF 的SDRAM控制器会检测访问SDRAM时的行地址情况，避免访问时发生行的越界，为了完成这一任务，EMIF保存当前打开的页地址，然后与以后存取的地址进行比较。 9.1 概述 3. SDRAM刷新模式 图9-1所示为SDRAM刷新的时序。 9.1 概述 4. SDRAM的去激活（DCAB和DEAC） 图9-2所示为SDRAM有效页关闭的时序图。 9.1 概述 图9-3所示为执行DEAC命令的SDRAM有效页的关闭时序图。 9.1 概述 5. SDRAM的激活（ACTV） 如图9-4所示为一次SDRAM写之前的ACTV命令的例子。 9.1.2 SBSRAM接口 对于TMS320C6000的EMIF，SBSRAM接口既可以在CPU时钟频率下运行，也可以在1/2的CPU时钟频率下运行，如表所示。运行速度是基于EMIF全局控制寄存器（GBLCTL）的SSCRT位设置进行选择的。 器件 操作速度 器件 操作速度 仅TMS6201 DSP CPU时钟或1/2CPU时钟 TMS621x DSP ECLKOUT TMS620x DSP 1/2CPU时钟 TMS671x DSP ECLKOUT 仅TMS6701 DSP CPU时钟或1/2CPU时钟 TMS64x