数字电子技术基础课后习题的答案 第4章 组合逻辑电路.docVIP

第四章习题答案 4-1 (a),,, (b) ,,, (c) （同或） (d) ,,, 4-2 1)真值表，输入为ABCD，输出为F0，F1，F2，F3 A B C D F3 F2 F1 F0 0 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 1 2 0 0 1 0 0 0 1 0 3 0 0 1 1 0 0 1 1 4 0 1 0 0 0 1 0 0 5 0 1 0 1 1 0 0 0 6 0 1 1 0 1 0 0 1 7 0 1 1 1 1 0 1 0 8 1 0 0 0 1 0 1 1 9 1 0 0 1 1 1 0 0 任意项 任意项 ，，， 卡诺图化简 ,,, 2) 真值表，输入为ABCD，输出为F0，F1，F2，F3 A B C D Y3 Y2 Y1 Y0 0 0 0 0 0 0 0 1 1 1 0 0 0 1 0 1 0 0 2 0 0 1 0 0 1 0 1 3 0 0 1 1 0 1 1 0 4 0 1 0 0 0 1 1 1 5 1 0 0 0 1 0 0 0 6 1 0 0 1 1 0 0 1 7 1 0 1 0 1 0 1 0 8 1 0 1 1 1 0 1 1 9 1 1 0 0 1 1 0 0 任意项 任意项 ，， ， 用4-16线译码器实现 ,,, 4-3 将四片138译码器级联，ST1接高电平，ST3接低电平，ST2由译码控制 A4 A3 0 0 1 1 1 0 0 1 1 1 0 1 1 0 1 0 1 1 1 1 0 1 1 1 ,,, 4-4 4-5 1）一片8选1， 输入A、B、C分别接8选1的地址A2,A1,A0 2）两片8选1， 输入A、B、C，D分别接4选1的地址 4-6 将分别接8选1的地址，则输入端分别是 4-7 1) 输入A,B,C,D分别接加法器的A3,A2,A1,A0, 加法器的B3B2B1B0=0011,CI=0 2) 输入A,B,C,D分别接加法器的A3,A2,A1,A0, 加法器的B3B2B1B0=1101,CI=0 4-8 假设四位被加数为ABCD，加数为EFGH 输入A,B,C,D分别接加法器的A3,A2,A1,A0, 加法器的B3,B2,B1,B0如下： 4-9 真值表 M A B C F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 1 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 1 1 1 1 1 1 1)8选1数据选择器， 将分别接8选1的地址，则输入端分别是 2)用3-8译码器 4-10 设三个开关分别为A,B,C，开关的关闭为1，打开为0；灯的输出为F，灯的亮为1，灭为0 真值表 A B C F 0 0 0 0 0 0 1 1 0 1 0 1 0 1 1 1 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 1 4-11 真值表如下： A B C D a b c d e f g 0 0 0 0 1 1 1 1 1 1 1 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 1 1 1 0 1 1 0 1 0 1 0 0 0 1 1 0 0 0 0 0 1 0 1 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 0 1 1 1 1 1 1 1 0 0 1 1 0 0 0 0 1 1 0 0 0 0 1 0 0 1 1 1 0 1 1 0 1 1 0 1 0 1 1 0 1 1 0 1 1 0 1 1 1 1 1 1 0 0 1 1 1 0 0 1 1 0 1 1 0 1 1 1 0 1 1 1 1 1 0 0 1 1 1 1 0 1 1 1 1 0 0 1 1 1 1 1 0 1 1 0 0 1 1 逻辑表达式 输入ABCD分别接4-16译码器的地址段A3,A2,A1,A0 a端： , 其余数据端接1 b端：所有数据端均接1， c端：,其余数据端接1 d端：,其余数据端接1 e端：,其余数据端接1 f端：,其余数据端接0 g端：,其余数据端接1 4-12 设输出灯亮为1，灭为0 真值表如下： A B C D F1 F2 F3 0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 1 0 0 1 0 0 0 1