数字电子技术基础第5章 课后习题的答案.docVIP

第5章 习题解答 5-1 由与非门组成的基本RS触发器的之间为什么要有约束？当违反约束条件时，输出端Q、会出现什么情况？试举例说明。 解：由与非门组成的基本RS触发器的和之间的约束条件是：不允许和同时为0。当违反约束条件即当==0时，、端将同时为1，作为基本存储单元来说，这既不是0状态，又不是1状态，没有意义。 5-2 试列出或非门组成的基本RS触发器的真值表，它的输入端Rd和Sd之间是否也要有约束？为什么？ 解：真值表如右表所示、 Rd、Sd之同也要有约束条件，即不允许Rd=Sd=1， 否则、端会同时出现低电平。 5-3 画出图5-33由与非门组成的基本RS触发器输出端Q、的电压波形，输入端的电压波形如图中所示。 图5-33 解：见下图： 5-4 画出图5-34由或非门组成的基本RS触发器输出端Q、的电压波形，输入端SD、RD的电压波形如图中所示。 图5-34 解：见下图： 5-5 图5-35所示为一个防抖动输出的开关电路。当拨动开关S时，由于开关触点接通瞬间发生振颤，的电压波形如图中所示。试画出Q、端对应的电压波形。 图5-35 解：见下图： 5-6 在图5-36电路中、若CP、S、R的电压波形如图中所示，试画出Q、端与之对应的电压波形。假定触发器的初始状态为Q＝0。 图5-36 解：见下图： 5-7 在图5-37(a)所示的主从RS触发器中，CP、R、S的波形如图5-37(b)所示，试画出相应的Qm、、Q和的波形图。 图5-37 解：主从RS触发器的工作过程是：在CP＝l期间主触发器接收输入信号，但输出端并不改变状态，只有当CP下降沿到来时从触发器甚才翻转，称为下降沿触发。根据主从RS触发器状态转换图可画出波形图如下图所示。 5-8 在图5-38(a)所示的主从JK触发器中，CP、J、K的波形如图5-38(b)所示，试画出相应的Qm、、Q和的波形图。 图5-38 解：主从JK触发翻的工作过程是上升沿接收，下降沿翻转。根据状态转换图可画出波形图如下图所示。 5-9 TTL主从触发器的输入端J、K、、及CP的波形图如图5-39所示，试画出输出端Q的波形图。 图5-39 解：根据输入信号画主从JK触发器的输出端波形时，需考虑如下三点：第一，在CP信号下降沿到来时状态更新；第二，在CP上升沿及CP=1期间，J、K信号如有变化，应考虑一次变化问题；第三，和为直接复位端、置位端。只要有低电平作用，可以直接将触发器复位或置位，不受CP信号到来与否的限制。输出端Q波形图如下图所示。 5-10 边沿触发型JK触发器及其输入端信号CP、J、K的波形如图5-40所示，设触发器的初始状态为0，试画出Q、的波形图. 图5-40 解：见下图： 5-11 维持阻塞D触发器及其CP、D输入端的波形图如图5-41所示，设触发器的初始状态为0，试画出Q和的波形图。 图5-41 解：见下图： 5-12 已知CMOS边沿触发结构JK触发器各输入端的电压波形如图5-42所示。试画出Q、端对应的电压波形。 图5-42 解：见下图： 5-13 设图5-43中各触发器的初始状态皆为Q＝0，试画出在CP信号连续作用下各触发器输出端的电压波形。 图5-43 解：见下图： 5-14 图5-44(a)所示各触发器均为边沿触发器，其CP及A、B、C的波形图如图5-44(b)所所示，试写出各触发器次态Qn+1的逻辑表达式，设各触发器的初态均为0，要求画出Q端的工作时序图。 图5-44 解：见下图： 5-15 图5-45(a)中FF1、FF2是CMOS边沿触发器，FF3、FF4是TTL边沿触发器。 CP及其A、B、C输入端的波形用如图5-45(b)所示。设各触发器的初态均为0。试画出各触发器输出端Q的波形图。 图5-45 解：见下图： 5-16 在图5-46(a)所示的T触发器电路中，已知CP和输入端T的波形如图5-46(b)所示，设初始状态为0，试画Q和的波形图。 图5-46 解：见下图： 5-17 如图5-47(a)所示电路，设初始状态，CP、A端的输入波形如图5-47(b)所示，试画出Q1和Q2的波形图。 图5-47 解：见下图： F1：CP1=A， J=K=1 F2：CP2=CP， ，K=1 5-18 如图5-48(a)所示电路，设初始状态，其输入端D、Rd及CP的波形图如图5-48(b)所示，试分别画出的波形图。 图5-48 解：见下图： F1： F2：，K=1 5-19 如图5-49(a)所示电路。其输入端CP和A的波形图如图5-49(b)所示，设触发器的初始状态，试画出电路输出端F1，F2的波形图。 图5-49 解：见下图： 5-20 在图5-50(a)所示电路中，CP和J的波形图如图5-50(b)所示，设触发器的初