DA设计方法.docVIP

我们必须认识到，DAC 不过是电路设计众多“链路”当中的一条。任何电路板的“链条”是否强健取决于每条链路是否强健，因此本文将着重介绍DAC 电路强健的设计实践方法。我们首先会讨论系统架构及如何根据关键特性选择 DAC。然后将介绍一些设计方针，包括如何使用参考电压和输出调节。本文最后将介绍噪声抵御技术和 PCB 布局的最佳范例。 架构与DAC选择 建造房屋外墙前，必须先打好地基。对电子工程师而言，这个地基就是电路架构。在军事、航空及其它应用中，都是以高水平的系统规格为标准来创建架构的。即使简单应用没有系统规格，每个设计师如能了解 DAC 在系统架构中的运作方式，也会受益匪浅。了解架构的一种简单方法就是绘制架构的框图。参看图 1，它是一幅说明了如何设计手持式音频播放器的简单框图。 （图 1 – 架构框图） 　　如图所示，微控制器会控制并将数据发送至DAC。DAC 则会根据输入数据代码将模拟电压输出至音频放大器，以调整音量/增益。然后，音频放大器将以 DAC的增益设置来驱动扩音器。从这幅简单的框图中可以看出，DAC 需要具备以下特征： - I2C 接口　　- 转换速率很快，足以支持 20Hz-20KHz 的音频范围　　- 5V电源电压轨　　- 符合各电池源的电源效率 确定关键要求后，设计师就可以开始选择合适的 DAC。选择 DAC 时，设计师应查阅多个厂商的数据表，并用荧光笔标记出符合上述要求的所有关键特性。DAC 特性包含在数据表的电气特性表格中，并按如静态性能、输出特性、电源要求和动态特性等类别分类显示。本链接给出了典型的 DAC 数据表 ( HYPERLINK /ds/DA/DAC121S101.pdf \t _blank /ds/DA/DAC121S101.pdf)示意。接下来我们将了解典型应用中使用的某些重要参数。 接口　　在许多应用中，微控制器、FPGA/CPLD 或其它处理器产生输入数据代码。且更为重要的是，设计团队通常会先选择处理器或微控制器，再选择电路板上的其它组件。这可能是由现有软件代码、开发工具甚至是软件/硬件团队的经验所决定的。因此，虽然第一篇文章中讨论的 DAC基本 参数很重要，但接口往往才是其最关键的指标。图 2 中给出了需???考虑的四种常见 DAC 接口。 　　 （图 2 – 接口比较） 并行接口使用分离的导线传输每个信号位，并包含用于传输控制和时钟信号的额外导线。这种接口很容易在 IC 上实现，但需要大量布线和引脚。并行接口的速度取决于每个特定的DAC，但通常可支持非常高的数据速率。内置集成芯片 (I2C) 串行总线由 Philips (NXP) 发明，它是微控制器中最常用的串行总线，I2C 在标准模式下支持 100kbps 的数据速率，但在大多数微控制器中，均可支持高达 1Mbps 的数据速率。串行外设接口 (SPI) 总线是 Motorola 开发的同步串行标准，也可用于多种微控制器， 它可支持高达 400Mbps 的数据速率，一般情况下则支持 1Mbps 的典型数据速率。SPI 标准的缺点之一是它不像 I2C 那样被严格规范，因此可能会导致具有 SPI 接口的设备间不完全兼容。Microwire 是美国国家半导体在 20 世纪80 年代早期开发的串行接口，它被认为是 SPI 的前身和子集。 分辨率 与 ADC 一样，DAC 分辨率也是以位数来指定的。分辨率和 DAC 参考一起决定输出信号的粒度。校准等应用可能需要 16 位以上的分辨率，而用于电压偏移调整的电路则只需要 10 位 DAC。如第一篇文章中所论述，输出信号的表示在很大程度上将取决于分辨率。DAC 适用的分辨率为 8 到 24 位，设计师需要预估真正所需的粒度，因为当分辨率越高，DAC 的成本就会相应地大幅增加。 建立时间 建立时间是指从输入代码发生变化开始到产生 DAC 输出信号并保持在最终值的指定公差范围内的时间。不同芯片厂商规定的建立时间特性会有所差异，因此必须注意每个数据表所适用的测试条件。对于使用直流电或较低频率信号（例如音频）的应用，建立时间通常不是考虑的关键要素。但如果 DAC为测试测量系统提供快速移动的波形，则建立时间将是最关键的考虑因素。任何设计师均应妥善计划最长建立时间与输出端所需信号时间之间的时间裕度。请切记，规格参数只针对特定的测试条件，而您的应用环境可能有所不同！实际上，DAC 设计的各个环节均需合理的设计裕度。 积分非线性 (INL) 和微分非线性 (DNL) 线 性 DAC 相当于一面完美的“镜子”，可以准确反映输入内容。DAC 的非线性分为两个方面 INL 和 DNL。INL 用于通过输入/输出传输函数来度量每个输入代码与直线之间的偏差。DNL 用于度量与 1 个最低有效位 (LSB)