SOPC实验手册new.doc

SOPC实验指导书 第1章 SOPC实验系统介绍 2 1.1 系统硬件平台设计 3 1.2 系统软件实验开发 7 1.3 SOPC系统实验介绍 8 第2章 SOPC基本概念与基本原理 10 2.1 SOPC技术 10 2.2 基于FPGA嵌入IP软核的SOPC系统 11 2.3 SOPC设计 13 第3章 SOPC设计开发案例 14 3.1 Nios控制LED实验 14 3.2 构建比较复杂的Nios II系统实验 33 3.3 SOPC下μC/OS II操作系统移植实验 42 3.4 Nios II控制下的UART串行接口通信实验 46 3.5 底板8×8点阵LED图形实验 52 3.6 VGASVGA接口显示器彩条信号发生器实验 62 3.7 按键控制数码管计数器实验 71 3.8 信号发生器设计实验 78 3.9 底板键盘控制SOPC实验板数码管实验 88 3.10 4位按键控制下的LED、数码管SOPC计数实验 94 3.11 基于SOPC的128*64 LCD显示实验 106 3.12 基于SOPC的20*2 LCD显示实验 118 3.13 基于SOPC的步进电机实验 127 3.14 SOPC/MCU/ARM联机设计实验之SOPC部分 135 SOPC实验系统介绍 多功能数字实验系统采用模块化设计，分为SOPC、ARM、MCU、DSP四个部分，整个实验系统涵盖了绝大多数本科教学实验的内容，各个模块之间可以自由组合，通过使能信号分时使用底板资源，使得该实验系统具有很高的灵活性和通用性。本文主要介绍SOPC（片上可编程系统）模块部分。 SOPC模块的核心芯片采用Altera公司Cyclone系列EP1C6Q240C8，此型号FPGA包含5980个逻辑单元，相当于10万门级，片内有80K RAM，2个增强型锁相环。本模块的外围电路资源丰富，并留有A、B、C三条总线接口可以连接并使用项目底板上的资源，同时也可以作为用户扩展之用。同时，以此硬件平台为基础，可以进行现有的大多数数字电路的设计、仿真与验证，包括IP软核的设计与验证，本模块也能进行基于Nios II处理器的SOPC系统的设计。对于本科阶段，甚至研究生阶段的学生，本模块都能很好的支持比较复杂的SOPC系统的学习、实践与自行设计。 用户可以利用Altera公司提供的Quartus II软件，使用VHDL或Verilog HDL等硬件描述语言，原理图输入等多种方式，进行数字电路的设计，也可以结合Nios II IDE软件进行SOPC系统的软硬件协同设计。本模块配套给出了跑马灯程序实验，uC/OS 操作系统移植实验，串口通信实验，底板点阵LED动态绘图实验, SVGAVGA接口显示器彩条信号发生器实验，按键控制数码管实验，信号发生器实验，底板键盘控制数码管显示实验等几个SOPC系统设计的实例，可以作为学生入门SOPC系统设计的指导，学生也可以在此基础上设计更加复杂、更加综合的SOPC系统。 本模块所设计的SOPC系统是基于Nios II 32位嵌入式处理器软核。Nios II是一个用户可配置的通用RISC嵌入式处理器软核，使用32位的指令集结构（ISA），完全与二进制代码兼容，它是建立在第一代16位Nios处理器的基础上的，定位于广泛的嵌入式应用。Nios II处理器系列包括了三种内核——快速的（Nios II/f）、经济的（Nios II/e）和标准的（Nios II/s），每种都是针对不同的性能范围和成本而设计。在主芯片上所使用的Nios II软核中，经济型占用约600个LE，标准型占用约1200-1400个LE。用户可以从三种处理器以及超过60个的IP核中根据系统要求选择合适的组件，Nios II 系统为用户提供了最基本的多功能性，可以以此来创建一个最适合需求的嵌入式系统。使用Nios II 处理器是现代IT业的流行，它所具备的优点和特性可以使用户根据需要来调整嵌入式系统的特性及成本，使得产品快速推向市场，扩展产品的生命周期，并且避免处理器的更新换代。 1.1 系统硬件平台设计 本模块的外围电路有电源管理电路、4位按键、4位LED显示、串行通信接口电路、USB接口电路、VGA接口电路、时钟电路、复位电路、SDRAM、网口等，此外还预留了部分IO接至A、B、C三条总线接口上，可以使用底板资源，也可以作为进一步的系统扩展之用。本模块的基本布局图如图1-1所示。 具体说明如下： 主芯片： 采用Altera公司Cyclone系列的FPGA：EP1C6Q240C8芯片，该芯片逻辑资源包含5980个逻辑单元（LE），2个增强型PLL，80Kbit 片内RAM。内部的锁相环电路具有时钟合成功能，内部实际运行的时钟可以不同于输入的时钟频率