电子科技大学数字逻辑电路 期末2007年1月“数字逻辑”试题复习的资料.docVIP

电子科技大学二零零六至二零零七学年第二学期期末考试 试卷评分基本规则 数字逻辑设计及应用课程考试题 中文A卷 （120分钟） 考试形式：闭卷 考试日期 2007年7月 日 课程成绩构成：平时 20 分， 期中 20 分， 实验 0 分， 期末 60 分 一 二 三 四 五 六 七 八 九 十 合计 填空题 （每空1分，共5分） 1、CMOS与非门的未用输入端应连接到逻辑（ 1 ）电平或者输入信号连接端上。 2、DAC的功能是将（ 数字 ）输入成正比地转换成模拟输出。 3、 EPROM可存储一个（ 9 ）输入4输出的真值表。 4、74X163的RCO输出有效条件是：仅当使能信号（ ENT ）有效，并且计数器的状态是15。 5、已知二进制原码为 ( 001101) 2 , 问 对应的8-bit的补码为 ( )2. 二、单项选择题：从以下题目中选择唯一正确的答案。（每题2分，共10分） 1、八路数据分配器的地址输入端有（ B ）个。 A. 2 B. 3 C. 4 D. 5 2、以下描述一个逻辑函数的方法中( C )只能唯一表示。 A.表达式 B.逻辑图 C.真值表 D.波形图 3、实现同一功能的Mealy型同步时序电路比Moore型同步时序电路所需要的（ B ）。 A. 状态数目更多 B. 状态数目更少 C. 触发器更多 D. 触发器更少 4、使用移位寄存器产生重复序列信号“1000001”，移位寄存器的级数至少为（ D ）。 A. 2 B. 3 C. 4 D.5 5、下列各逻辑函数式相等，其中无静态冒险现象的是（ D ）。 A. F=B’C’+AC+A’B B. F=A’C’+BC+AB’ C. F=A’C’+BC+AB’+A’B D. F=B’C’+AC+A’B+BC+AB’+A’C’ 组合电路分析： （共10分） 1．求逻辑函数 最简和之积表达式。 （4分） 解： 1）、用卡诺图化简： 2）、公式化简： (2). 已知逻辑函数 F=W+XZ+XY， 请写出与该函数对应的最小项列表表达式： F=ΣWXYZ( ) (3分) F=ΣWXYZ( 5，6，7，8，9，10，11，12，13，14，15 ) (3). 请完成给定电路的定时图（假设每一个逻辑门均有一个单位的时延Δ）。 (3分) 解： 试用一片三输入八输出译码器（74X138）’BD’ + A’CD’ + BCD’ 写出真值表，画出电路连接图。译码器如下图所示。 （10分） 解： A B C D F 0 0 0 0 0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 0 0 1 0 0 1 0 1 0 1 0 0 1 1 0 1 0 1 1 1 0 1 0 0 0 0 1 0 0 1 0 1 0 1 0 0 1 0 1 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 0 1 1 1 1 1 0 五、一个2_BIT比较器电路接收2个2_BIT 数P(P=P1P0)和Q(Q=Q1Q0)。现在要设计一个电路使得当且仅当PQ时，输出FPQ为“1”。请你写出与该电路要求对应的真值表。 （5分） 解： 六、时序电路设计： （共20分） 1、 已知状态/输出表如下，根据状态分配（state assignment），写出转换/输出表；写出针对D触发器的激励/输出表； （7分） state/output table： state assignment： S X 0 1 A B，0 D，1 B C，0 A，0 C D，0 B，0 D A，1 C，0 S*，Z 2、已知针对D触发器的激励/输出表如表所示，请导出对应的激励方程、输出方程； （8分）