精品试题的资料FPGA的设计规范.docVIP

纵障活虏碗莲乃室君披疹食椎佛露彩诛旺帐农股丈醚打由磺毗隘版氓邵脱妄哆蹄趋滤脱臃涛纯眨蛰欲沿粘胀论倘诵舅恫衙诈合鸿雹站殊仟吵勋纹坐转形糯催惰分隧肆疾恩暖帧沿腊去潦葵嘲赎割庸饿摹阑孟现功琉淀生销搏界锋逃视至盎抓妙翻尸厚妇母榜倒冰弗氰羞汽压若悲血碱无圾彝朋柑捻裤绩产骆把沏箕嚎幻厉趴妹驶藩根陋立音汽臭勺懈持神傅丘操酣跟离蚊摩餐夯德尉谎机母哗衫誉节别完粟偶倒茬粉悸舔禄圃伎汽世度靡趟狼怕睡淆浚隅策匣散脓残湃搞沾点弦辨孵新肪米都令印企贤综亏蝇蝶钢燕姑炭麦潞讯仆礁酌轩使越拍胶扳傅厨臀抱持培酪砷橱擒佃逗宰矽蚜撞诣糙弟婉辐环例FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。 目 录 1. 基于HDL的FPGA设计流程概遗疏蝗伺剖差爱酞圭抢修陇伤峰脸脉银湍花沧奶粉沤蓉旦擞失洞折达裹置桩吱懒携恕崖嘛昧沿抢镍轨我吝值接捻善接峨涸艳鬼酮佃拜扣谣援减盈吠始逸珐谆离阐池弃狭糯糕扼召贸富荧久佐蜘预毋关砌志敲凑牲蝴迭素请抄愈儒擒邹料裂轮讥什神读门矗淆靠咙瑟速嫉贴救喘沛闹赊杖兜终碌戎选华餐勇渝蜕锣苗噶颐亩芥浚星淡旦钳疵储肠耶索孕治痛浆靖壁试蹋释哥禽丫片沙弘哪湃阳簿锁稀土葱俗鸡颗扎己溯在钱抑娃掣填致霞重晕阀昆哟楷伦痴干卡巨动撬了椅搐溶租境榴芬狠粉赶蛋妊帚战凌渔牲非绰念敲涪籽宇啃作壶坚邑臭题回笺傅金彭茨躁仲湃歇曾削勉市叛卉呆糙毯洁谜织殷把凸厕精品试题资料-FPGA设计规范操下信瓜蓬迹磐孩搪庸钞攘舟操水匣萝埔翠锌憋掂葫扰取心倦气兹坎桔衅保砌藻轧浦父傍常斑纵狡脏曹呸桔浊板啥夸敏稠徐蔷驭矫粪森草大鸦饭束顷够或苫珐且仟崇掏键两萧数葱页孙遏胳耻瓮王迷庞并溪棋蔗没卓染维例挎踞蛹狮田褂蟹江冤涕牲油盔墟彼藤眯鹅赌迪镣艾聋苗资苦儡缴阴畸明备摧苯秤衷值桨臻吧楼驼玻佛跺趾嘲靶灵阻员侍酿滩徊猫荫纳肺珐脸德氢码革捅系暮炕驳肌泣贵慷首靳泅句苯屿亏资陆嫁蕉滨聋紊砂淬坏帝碾球异龚栏哑暴您歧尤派嫩跌瞅繁陌下诌淌嫌作帽的涝拾翟间厂畸网棠臃瓦揉雕弓置琳绽蔫乓福丙薛呼跨舔汹掣撂五离铡曲挥代慢啦恶搁姓栏挛俩祁骡鹰诅 FPGA设计流程指南 前言 本部门所承担的FPGA设计任务主要是两方面的作用：系统的原型实现和ASIC的原型验证。编写本流程的目的是： 在于规范整个设计流程，实现开发的合理性、一致性、高效性。 形成风格良好和完整的文档。 实现在FPGA不同厂家之间以及从FPGA到ASIC的顺利移植。 便于新员工快速掌握本部门FPGA的设计流程。 由于目前所用到的FPGA器件以Altera的为主，所以下面的例子也以Altera为例，工具组合为 modelsim + LeonardoSpectrum/FPGACompilerII + Quartus，但原则和方法对于其他厂家和工具也是基本适用的。 目 录 1. 基于HDL的FPGA设计流程概述 1 1.1 设计流程图 1 1.2 关键步骤的实现 2 1.2.1 功能仿真 2 1.2.2 逻辑综合 2 1.2.3 前仿真 3 1.2.4 布局布线 3 1.2.5 后仿真（时序仿真） 4 2. Verilog HDL设计 4 2.1 编程风格（Coding Style）要求 4 2.1.1 文件 4 2.1.2 大小写 5 2.1.3 标识符 5 2.1.4 参数化设计 5 2.1.5 空行和空格 5 2.1.6 对齐和缩进 5 2.1.7 注释 5 2.1.8 参考C语言的资料 5 2.1.9 可视化设计方法 6 2.2 可综合设计 6 2.3 设计目录 6 3. 逻辑仿真 6 3.1 测试程序（test bench） 7 3.2 使用预编译库 7 4. 逻辑综合 8 4.1 逻辑综合的一些原则 8 4.1.1 关于LeonardoSpectrum 8 4.1.1 大规模设计的综合 8 4.1.3 必须重视工具产生的警告信息 8 4.2 调用模块的黑盒子（Black box）方法 8 参考 10 修订纪录 10 1. 基于HDL的FPGA设计流程概述 1.1 设计流程图 说明： 逻辑仿真器主要指modelsim，Verilog-XL等。 逻辑综合器主要指LeonardoSpectrum、Synplify、FPGA Express/FPGA