集成电路的设计原理2005年秋季A的答案要点.docVIP

一、分析图1所示的双极型集成电路版图。(共计30分) 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分） 按图中所示的A-A切面画出剖面结构示意图图。（7分） 图中的N+埋层有那些作用？（4分） 图中的N+发射区扩散有那些作用？（4分） 提取电路并分析该电路的功能，说明各器件的作用.（10分） 答案要点： 1. N+埋层、P+隔离、硼扩散（基区P型扩散）、 磷扩散（发射区N+型扩散）、引线孔、金属连线 2. 剖面结构示意图 3. N+埋层的作用： 1）减小外延层寄生电阻（横向PNP管基区电阻，NPN管集电极电阻） 2）减小寄生PNP晶体管效应（加大了寄生PNP基区宽度，形成寄生PNP基区减速电场 4. N+发射区扩散的作用： 横向PNP管的基区电极欧姆接触 NPN管的发射区和NPN管的集电区电极欧姆接触 电阻岛衬底接电源电位的欧姆接触 5.提取的电路图如右图，是一放大器电路。 T1为放大管，基极为输入，集电极为输出。 T2、T3、Rr为基本镜像电流源电路。 T3和Rr产生参考电流Ir，T2产生与Ir基本相等的恒定工作电流Io，稳定放大管T1工作电流，同时T2作为T1的有源负载，提高电压增益。 二、分析图2所示的CMOS集成电路版图。(共计30分) 图中有哪些掩膜版图形（按工艺流程顺序写）？（5分） 按图中所示的A-A切面画出剖面结构示意图。（5分） 提取电路并分析该电路的功能（10分） 根据所提电路画出相同功能的E/E饱和负载NMOS电路并推导出其输出高、低电平表达式（设阈值电压为Vt，忽略衬地偏置效应，负载管宽长比为β1,输入管等效宽长比为β2）（10分） 答案要点： 1. N阱(Nwell)，有源区（active）， 多晶硅（poly）,P+注入（Pplus），引线孔（contact）,金属1（Metal1）, 通孔（via），金属2（Metal2） 2. 剖面结构示意图 3. 提取电路如右上图。 该电路的功能是与或非， 逻辑表达式为：F=AB+C 4. 与所提取电路相同功能的E/E饱和负载NMOS电路如右下图。 输出高电平表达式为： VOH=VDD(Vt 输出低平表达式为（近似）： 其?中(R =三、分析图3所示D/A转换器电路。设晶体管Vbe=0.7V,β值足够大。（共15分） 指明电路中采用的开关类型和电阻网络类型以及该转换器的分辨率是多少（3分） 该转换器模拟输出最小变化量△是多少？允许线性度误差ε的最大变化范围是多少？（6分） 当b3 b2 b1 b0为1011时，模拟输出是多少？（6分） 答案要点： 1. 电流开关，权电阻网络，转换器的分辨率为4。 2. b3对应的模拟量变化是转换器模拟输出最小变化量： △=0.5V 允许线性度误差ε的最大变化范围是: 0≤ε0.25V 3. 数字位为1时，对应位的模拟量不参与运算，数字位为0时，对应位的模拟量参与运算。因此，当b3 b2 b1 b0为1011时，只有b3对应的模拟量参与运算，模拟输出为： Vo=1V 四、回答下列问题（共25分） 画出电阻—二极管形式的抗静电保护电路并阐述其工作原理（10分） 阐述MASK ROM、EPROM、EEPROM、SRAM、DRAM的特点（10分） 哪类集成电路需要抗闩锁设计？版图设计可采取哪些抗闩锁措施？（5分） 答案要点： 1. 电阻—二极管形式的抗静电保护电路如右图，其工作原理是： 当输入信号电压在VSS~ VDD正常范围内时，图中的三个二极管均处于截止状态，不影响电路正常功能（引进了一定的电阻、电容）； 当输入端由静电产生较高的正电压时，Dp1正向导通，Dn1（Dn2）反向导通，将静电泄放掉； 当输入端由静电产生较高的负电压时，Dn1（Dn2）正向导通， Dp1反向导通，将静电泄放掉； R1起到限流作用，避免二极管由于过流而被烧毁；R2起到延迟作用，避免静电荷被泄放的同时加到输入栅上； 2. （1）MASK ROM 掩膜编程只读存储器，芯片一旦制成，存储的信息无法改变，用户使用时只能读出已固化的数据，掉电信息也不会丢失。因此，MASK ROM 只能用来存储固定信息。 （2）EPROM 可擦除可编程ROM，用户可以根据具体需要对EPROM存储的信息进行擦除和重写。擦除是用紫外线或X射线擦除器对芯片进行照射（约30分钟），信息只能是一次性全部擦除；写入是使用专用编程器进行写入（需要较高的电压），信息写入后掉电不丢失。因此，EPROM是用来存储相对固定的信息。 （3）EEPROM 电可擦除可编程ROM，用户可以根据具体需要用电对存储的信息进行擦除和重写，可以在线进行，也可以使用专用编程器进行。信息可以一次全部擦写，也可以逐字、逐位或分区擦写；擦写过程需要较高电压，目前一般在片内产生。信息写入后掉电不丢失。在