基于集成电路虚拟制造系统下晶体管热现象研究.docVIP

基于集成电路虚拟制造系统下晶体管热现象研究.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于集成电路虚拟制造系统下晶体管热现象研究

基于集成电路虚拟制造系统下晶体管热现象研究   【摘要】首先介绍了纳米级TCAD仿真平台-Sentaurus Workbench(SWB)的功能和特点,在Sentaurus Workbench(SWB)下,进行了小尺寸NPN双极性晶体管热现象的器件物理特性分析。重点研究了VBE与晶格温度的因变关系,当VCE保持在3.0V、VBE达到最大值0.735V时,随器件晶格温度的升高VBE将减小,最后,笔者给出了描述晶体管温变关系的三维曲线。   【关键词】双极性器件;热现象;集成电路;可制造性设计   1.引言   技术计算机辅助设计(TCAD)主要是研发新的半导体器件结构和优化工艺流程及其器件物理特性参数的技术,在过去的二十年中,从纳米级微处理器到高压功率器件的研究过程中,TCAD已经成为集成电路设计非常重要的工具,随着计算机处理能力和运算速度的提高,TCAD在研究新的器件结构以及优化工艺流程的效率越来越来高,使用TCAD工具可以大大提高成品率,缩短产品开发周期和上市时间。   Sentaurus Workbench是当今全球最为著名的IC设计软件开发商美国新思科技(Synopsys Inc.)研发的新一代纳米级TCAD仿真平台,又被称为新一代集成电路虚拟化加工与制造系统。它集成了TCAD各模拟工具,具有直观易操作的图形界面,用户可以通过图形界面来进行半导体器件结构的研究及其制备中工艺模拟和器件仿真的设计、组织和运行,并通过它所提供的数据管理和仿真管理机制,对产品性能进行有效的预测,它自动地管理信息流,其中包括用户输入文件、项目参数信息和运用看图工具来分析器件特性。   2.Sentaurus Workbench的结构和特点   2.1 SWB的结构   SWB仿真系统基于开放性的图形化环境,集成了大量的工艺和器件TCAD仿真工具(图1所示),并嵌入了可对IC加工项目、加工实验类别及实验数据进行管理、组合和优化的功能,实现了对集成电路芯片加工的实际流程进行有效的虚拟化优化模拟。就是在SWB仿真系统中嵌入了实验设计(DOE)处理模块、表面响应建模(RSM)、实验数据统计分析模块、工艺条件优化模块、简洁工艺模型(PCM)、二维和三维可视化绘图支持模块等辅助工具。SWB仿真系统有效解决了IC工艺设计的中心化设计问题,使得半导体工艺条件的优化??估和器件特性的优化分析以及互联、布线设计和寄生效应分析变得更加容易。SWB通过一系列虚拟化仿真技术进行设计评估、产量优化和失效分析,最终确定出最佳工艺条件,从而达到提高效率和节省费用的目的。   2.2 SWB的特点   作为新一代TCAD设计工具,SWB具有以下特点(图2所示)。   多功能直观的图形用户界面,把仿真过程组织到项目和文件夹中,简化了复杂仿真项目的修改和处理;   工艺流程、电学特性测试程序和可视化绘图工具分层封装,保证对模拟数据流和模拟结果的有效管理,允许不同用户共享实验信息与数据;   可以进行实验设计方法、表面响应建模、优化和统计分析功能;   在同一图形用户界面的程序调度工具可以安排和监测正在运行着的仿真程序;   灵活开放的工具界面允许第三方工具软件嵌入并提供软件接口。   3.器件结构及制程的设计   本工作取双极性NPN晶体管为例,研究了NPN晶体管正常工作时体内热现象的分布,在SWB下实现小尺寸双极性器件热损耗结构的可制造性设计,并提出具有建设性意义的研究路线。   我们研究的小尺寸纵向NPN双极性晶体管的结构如图3所示。基极设计采用双多晶硅自对准结构,可以减小基极串联电阻,同时具有更小的寄生面积,从而使寄生电容变小,使器件的速度性能得到增强。采用了多晶硅发射极技术,有助于实现发射极剖面结构的工艺控制,而使薄浅基极的形成更加容易。隔离要考虑的重点是为了降低串联电阻以增加器件的工作速度,我们采用的是浅槽隔离(STI)。   器件制程设计综述如下:衬底参数为:N-外延层、N+衬底;外延层结构:1.6μm,掺杂浓度为2.5×1014cm-3,其上采用双多晶硅自对准结构。首先,淀积厚度为3500的P+多晶硅,在930℃热退火40分钟后形成外基区;然后,注入硼剂量为1.5×1013cm-2,能量为30KeV,800℃下热退火30分钟形成内基区。接下来,淀积SiO2作为隔离墙,再淀积一层厚度为3000的N+多晶硅,注入As剂量为2.4×1016cm-2,在1050℃快速热退火1分钟后形成发射极。淀积铝作为电极引线,N+衬底作为集电极。基区(注入)结深的设计值约为0.38μm,发射区(注入)结深的设计值约为0.24μm,故基区宽度的设计值约为140纳米。   4.可制造性设计的实现   首先,在SWB环境下实现工艺级和器件物理特性仿真,保持VCE=3.0V不变,将VBE作为变量

文档评论(0)

317960162 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档