电子竞赛培训教程.1 FPGA最小系统板设计.doc

第5章 可编程逻辑器件系统设计制作训练 内容提要 在电子竞赛设计中，可编程逻辑器件作为系统的控制核心已广泛应用。本章介绍了FPGA最小系统、FPGA最小系统配置电路等设计制作，Modelsim仿真工具使用，FPGA的最小系统板的下载，常见错误及其原因分析及编程技巧。 知识要点： FPGA最小系统、配置，仿真工具，FPGA的下载，编程错误，编程技巧。 教学建议: 本章的重点是掌握FPGA最小系统的设计与制作，仿真与程序设计技巧中。建议学时数为8学时。FPGA最小系统在竞赛中可以选用成品。但FPGA作为竞赛作品中的核心部件，软件编程训练可以利用FPGA开发系统进行培训，通过对FPGA最小系统硬件的设计制作，可以使学生加深对FPGA系统的了解。仿真工具、编程技巧是训练的重点。设计制作的产品可以作为子系统或者模块保留备用。训练中要求学生完成电原理图、印制板图、装配图、实际制作、电路调试、设计总结报告。 5．1 FPGA最小系统的设计制作 5.1.1 Xilinx公司的FPGA器件 Xilinx在1985年首次推出了FPGA期器件，随后以XC4000、Spartan、Virtex系列为代表的FPGA器件从XC2000、XC3000、XC4000、XC5000发展到Spartan和Viaex、Virtex-Ⅱpro等系列，其集成度更高、速度更快、价格更低、性能在不断提高。Xilinx FPGA系列产品性能比照表如表5.1.1所示。 表5.1.1 Xilinx FPGA系列产品性能比照表 器件类型 Spartan-Ⅱ Spartan-ⅡE Virtex-Ⅱ Virtex-ⅡPro LC数* 5292 15552 104832 125136 时钟管理 DLL** DLL DCM*** DCM BlockRAM 容量* (Kit) 56 288 3024 10008 硬件乘法器 没有 没有 有 有 I/0接口速度* 200MHz 400MHz 840MHz 3.125GHz 速度等级 -5，-6 -6，-7 -4，-5，-6 -5，-6，-7 *表中所列LC数量、BlockRAM容量、I/0接口速度均为最大值。 **DLL表示数字延迟锁相环(Delay-Locked Loop)。 ***DCM表示数字时钟管理器(Digital Clock Manager)。 1. Virtex器件系列FPGA （1）Virtex和Virtex-E系列FPGA Xilinx推出的Virtex系列FPGA产品是Xilinx 现场可编程平台门阵列(Platform FPGA)的第一套产品。该系列器件是高速、高密度的FPGA。系统门数从5万到100万，最高时钟频率可以达到200MHz，工作电压为2.5V，采用5层金属、0.22Fm的CMOS工艺制造。主要特点是灵活的内部结构，可以兼顾速度和集成度。作为Virtex的改进型，Virtex-E采用了0.18gm、6层金属布线工艺，系统门数从5.8万门到400万门工作电压为1.8V，集成度更高，功耗更低；Virtex-E拥有先进的SelectRAM存储体系，有IMbit的片内分成式RAM和最高可达832Kbk的片内块状RAM，可真正实现双口块RAM。存储器带宽可以达到1.66TBps。 Xilinx于2001年1月正式发布了最新的Virtex-Ⅱ器件，其集成度更高，能够达到近千万系统门，在时钟管理上也采用了一些新的挂术，封装采用了BGA封装。 （2） Virtex-Ⅱ系列FPGA Virtex-Ⅱ系列产品是Xinlinx公司在Virtex-E系列产品后推出的新型高端FPGA，该系列元件采用业界第一套数位控制阻抗技术（DCI）解决关键性的设计问题，例如高复杂度电路板布局、讯号扭曲等。Virtex-Ⅱ系列产品采用0.15μm和0.12μm混合工艺设计，内核电压为1.5V，支持多种接口标准，内部时钟频率可达420MHz。 Virtex-Ⅱ系列产品主要由CLB、IOB、BlockRAM、DCM和乘法器等组成。其中，CLB模块用于实现FPGA的大部分逻辑功能，IOB模块用于提供封装管脚与内部逻辑之间的接口，BlockRAM用于实现FPGA内部的随机存取，DCM用于提供灵活的时钟管理，乘法器用于提高FPGA的数字运算速度。 Virtex-Ⅱ系列元件具备位元流加密功能，全面保障设计的安全性。此功能应用安全的三重数据加密标准（DES）演算法将位元流编码加密，加密演算所使用的密钥是透过IEEE 1149.1(JTAG)介面来提供，使用电池或其他恒定电源供应器将密钥储存于晶片中。加密之后的位元流可使用解密专用的密钥库（key bank）载入FPGA元件中。这项功能全面提升设计的安全性，避免设计遭人窃用，为IP供应商提供全新的