基于二次变频宽带数字接收技术.docVIP

基于二次变频宽带数字接收技术 　　【摘要】本文依据软件无线电思想，对接收机设计中的数字下变频原理进行了阐述，给出了一种新型的设计方案，即基于二次变频的宽带数字接收技术。本文以宽带信号的数字下变频设计为实例，以FPGA和System Generator为设计平台对该技术进行了设计验证。 　　【关键词】数字下变频；二次变频；FPGA；System Generator 　　1.引言 　　软件无线电是一种以现代通信理论为基础，以数字信号处理为核心，以微电子技术为支撑的无线通信体系结构。在软件无线电接收机中，首先对射频模拟信号或者是宽带中频模拟信号通过模/数转换器进行数字化，然后采用数字下变频技术和多速率数字信号处理技术，对信号进行频率变换、滤波、抽取等处理，将感兴趣信号分离和提取出来，并将采样速率降低到较低速率，送到基带信号处理单元对感兴趣信号进行后续处理。数字下变频技术是软件无线电接收的核心技术。 　　2.技术原理 　　在软件无线电中，一般都采用正交数字混频下变频法。其原理就是先对模拟信号通过A/D采样数字化后形成数字序列，然后与两个正交本振序列相乘，再通过数字低通抽取滤波器来实现，如图2-1所示。 　　图2-1 数字下变频原理框图 　　图2-2 总体结构 　　假设信号中心频率为fSIG，A/D采样时钟为fclk，则本振为，对于该本振，我们让第一次变频本振的频率为fLO，且该频率满足fLO/fclk=（2n+1）/4（N=0、1、2……），第二次变频本振的频率为fIF，这样就得到了二次变频结构，总体结构如图2-2所示。 　　一次变频的本振频率与采样时钟比满足（2N+1）/4的关系的好处是该状态下数字本振序列输出为0，-1和+1三种值。此时混频运算只需对数据做简单的数学处理即可。 　　与此同时，该条件下可将滤波器运算放置于混频器运算之前，节约了乘法器资源。完成一次混频抽取后，在进行第二次混频运算时消耗的DDS资源也较小，使用二次变频结构优化了FPGA的设计。 　　3.算法实现 　　本文以中频fSIG=500MHz、带宽BW=300MHz，采样时钟fclk=1800MHz的宽带信号来说明基于二次变频的数字接收技术。工程实现时抽取率定为4，第一本振为450MHz，第二本振为50MHz。 　　二次变频的???理框图如图3-1所示： 　　图3-1 二次变频的原理框图 　　图3-1中，s[0]、s[1]…s[D-1]即为第一数字本振，其值为0、+1、-1；E0（z）、E1（z）…ED-1（z）采用并行FIR滤波结构来实现。 　　3.1 第一次变频 　　第一次变频包含了混频，滤波与抽取的操作。由于混频操作中的本振频率与采样时钟比满足（2N+1）/4的关系，所以第一次混频运算在设计实现时只需进行简单的数学处理即可；滤波与抽取的操作可以采用将抽取器提前的多相滤波的结构，如果速率仍然过高，可以采用并行滤波器结构来处理。 　　3.1.1 混频 　　由于信号带宽为300MHz，可将抽取率设为4，第一次变频本振的频率选为450MHz。 　　由于第一次混频的本振频率（450MHz）与采样时钟（1800MHz）比满足（2N+1）/4的关系，所以第一次混频后I路的偶数部分都为零，只余下奇数部分，Q路的奇数部分都为零，只余下偶数部分，这样可以在抽取提前的情况下，只将数据的奇数部分送给I路，将数据的偶数部分送给Q路。 　　3.1.2 滤波与抽取 　　数字混频之后的信号具有很高的数据速率，需要进行降速抽取处理，要实现无失真的抽取，必须设计有效的低通滤波器来防止频率混叠。低通滤波器采用FIR滤波器，FIR滤波器具有易设计成线性相位和容易实现高效结构的优点。 　　传统DDC结构中，FIR低通滤波器是在抽取之前实现，对滤波器的运算速度要求比较高，因此通常都采用多相滤波的结构。 　　设滤波器的冲激响应为h（n），其Z变换为： 　　对公式展开可得： 　　此式即为FIR滤波器的多相滤波结构。 　　式中： 　　，D为抽取率。 　　先抽取后滤波的多相结构降低了对硬件处理速度的要求，提高了实时处理能力；而且多相滤波结构的每一支路的滤波器系数也减少为D分之一，可以减少滤波运算的累计误差，提高计算精度。 　　当D取为4时，抽取后每一路的速率为450MHz，高于FPGA的工作频率，为解决在该频段上信号的FIR滤波运算，采用FIR并行结构来实现。在FPGA逻辑实现中，对于FIR滤波系统，其方程写为： 　　式中M为滤波器系数长度，设N为FIR滤波并行的路数，则： 　　假设N=4，对上式进行进一步分析，四通道结构式为： 　　根据此结构，每一路的速率为450/4，FPGA逻辑设计可在此频段上运行，输出的四组数据等效于FPGA工作频率