针对高阶数位相机中的影像处理程序所设计之高效能可重.pptVIP

CRISP: Coarse-Grain Reconfigurable Image Signal Processor for Ten Mega Pixels Digital Still Cameras Media IC System Lab, GIEE, NTU What is CRISP? 針對高階數位相機中的影像處理程序所設計之高效能可重組化影像處理器 設計理念 提出以預覽模式為硬體投資下限的設計理念, 達成低成本的設計需求 利用可重組化架構設計, 同時具有和ASIC相似的效率, 同時又具有足夠的彈性支援多種不同影像處理運算 可重組化處理單元搭配可重組化連線可支援高設計彈性以及高效能演算法的應用 CRISP的硬體規格 CRISP的主要貢獻 第一個利用coarse-grain reconfigurable pipeline架構設計, 針對影像處理管線演算法特性, 分析大量的運算共同性達到設計最佳化. 提出Preview-based 設計理念來設計之低成本架構, 投資極少量的硬體資源滿足預覽模式的即時處理需求, 並利用架構的可重組化特性和較多的處理時間來滿足照相模式中更複雜的運算需求. 針對千萬像素以上數位相機設計之低成本, 高效能之數位影像處理器. 在real-time需求和設計彈性之間找到一個合適的中和點 可支援畫素800x600 (SVGA)大畫面LCD螢幕之即時預覽. 重組化模組可支援其他應用之基本運算, 例如DCT, FIR filters 或morphological filters等等 * * Camera Module (Lens + Sensor) Image Sensor CRISP System Memory (For Further Processing) JPEG Encoder Video Encoder Display RGB or YUV Images RGB in Bayer Pattern Technology Die Size Gate Count Max Clock Rate Target working Clock Rate Computation Performance Max Input Data Rate Max Output Data Rate Max Frame Rate Power Consumption TSMC 0.18um CMOS 1P6M 2.78 mm x 2.78 mm 171,239 (SRAM excluded) 125 MHz 100 MHz (Chip internal clock) 28 MHz (Sensor data rate) 11,300 MOPs (Shift and Round excluded) 100M Pixels/s (Preview) 300M Pixels/s (Picture-taking) 300 M Pixels/s 9 Frames/s @ frame size = 4072(H) x 2720(V) = 11M pixels 213 mW @ 100MHz 1.8V pwZfduFlh4t*la9%9xC1DVs1mAPeIJ#0MDjz#3Ow-*MUS4Z(-HzkJdIDLG+CYGu+)-WSO-()qzOoRkk75E%xEEWLvAhEDZa4is85*o*spy7Oegw(5bEINoe1w9P#gxf9Hr1!lJftEwpjYQG4O2Vn-617SmLxr3rhrb%+OU*1N!5OaPLSL2CO1hS#A740%0bP05iL*SU-Ocr1SiqvLKLndhLJtSoNMy1EhSWSAQ2w5L!lOTvcaiiM%cmITcxys7ripe7%sCKabcKcIDciL(0(zO*dp2RRvbfs-k7eKf8mwnRDBe!7bZ1hN45pHck1(5X7sE+Yl+3MzKmZhYvz!K+vYsy5maUqUtlMD4(MW8ICMbOXTPe%8jc6cZJwv+3z!j9crw#!Xhwm+ZMMT-cnU4qwQMH-KpVd*r7b6QLmGbT2T349!73SAQUAWcG9gZD4Clx1Tsxj+eobZGiqMLvdRPT$V2xnJYEdtil*JI%4RFCa$--up+UvQrUeWc8rhYlDqmvl5rP6l$z4uQWJCIzhBzewDJT+)nOF6GuD+4tNDJYnI41WWpUwO$pwA$(1wHVtSf7VJ(7vm30CxRu9Dl32nLrXq8qzaBYNsaMlN2eKPJgqy)j+kMhdpqH*+*AO+lcT8gWqbCKQ$-!t8bS%%6)As%o3sTu1c%u*GgtUvxS(upj(*