一种符合EPC C1G2协议RFID反向链路数据解码技术实现.docVIP

一种符合EPC C1G2协议RFID反向链路数据解码技术实现.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
一种符合EPC C1G2协议RFID反向链路数据解码技术实现

一种符合EPC C1G2协议RFID反向链路数据解码技术实现   摘要:针对物联网协议EPC C1G2中反向链路数据的解码技术,以精简硬件资源和提高解码效率为目标,给出了基于MCU硬件平台,并利用其中TIMER模块和ADC模块实现反向链路数据解码技术的设计分析和实现思路,同时以实际运用中对FM0解码实现为实例,对解码效果、关键技术点进行了分析;还在结论中将此解码技术与常用技术方案进行了扼要比较,阐明了相关技术特点,得出了本技术的比较优势。   关键词:物联网;EPC C1G2;数据解码;RFID;FM0   中图分类号:TP391.44 文献标识码:A 文章编号:2095-1302(2013)02-0037-04   0 引 言   物联网技术是当前新兴应用的热点技术之一,国内多行业、多地区正积极摸索其应用模式,并推广其相对成熟的应用技术。物联网架构中的三个层面也陆续推出了相关的技术协议或标准,其中EPC C1G2协议已基本被业界所接受,并形成初步应用的协议支撑。该协议规定了在860~960 MHz的频率范围内操作的无源反向散射、询问机讲话优先(ITF)和射频识别(RFID)系统要求,其中规定了反向链路数据采用FM0或Miller编码方式。本文着重介绍反向链路数据解码,并给出了基于MCU的ADC FM0解码技术及实现。   1 EPC C1G2协议中的反向链路数据编码约定   1.1 FM0编码   FM0(即Bi-Phase Space)编码的全称为双相间隔码编码,其工作原理是在一个位窗内采用电平变化来表示逻辑。如果电平从位窗起始处开始翻转,则表示逻辑1;如果电平不仅在位窗起始处翻转,还在位窗中间处翻转,则表示逻辑0[1]。FM0在每个边界倒转基带相位,数据0有一个附加的中间符号相位倒转。图1的状态图描绘了所发送的FM0基本功能的逻辑数据序列。S1~S4状态标记表明四种可能FM-编码符号,代表各FM0基本功能的两个相位。这些状态标签还表示键入状态后即传输的FM0波形。状态转换的标签表示被编码的数据序列的逻辑值。例如,从状态S2转换到状态S3是不允许的,因为由此产生的传输在符号边界上没有相转化[2]。   1.2 Miller编码   Miller码也称延迟调制码,是一种变形双向码。其编码规则:数据符号由相应的码元相位电平翻转来描述,在UHF RFID系统协议中规??了Miller序列每位应包含2、4或8个副载波周期,具体情况视启动该盘存周期的Query命令规定的M值而定;在Miller基带序列中两个码元之间,即在每一码元起始处放置一个相位翻转,代表数据符号0;在Miller基带序列中一个码元中间放置一个相位翻转,则代表数据符号1,即对应的码元相位逻辑为01或10。关于Miller编码的发生器状态图、副载波序列图等请查阅EPC C1G2协议,在此不再赘述。   2 基于AD的反向链路数据解码技术及实现   以FM0解码为例,通常解码的基本思路是数据“0”在信号周期中心存在电平翻转,而数据“1”在整个信号周期都不进行电平翻转;由此利用对电平不同翻转情况的判决即可实现对数据“0”或“1”的识别,从而完成对FM0的解码。基于此思想实现FM0解码的技术平台选择是比较丰富的,效率较高的选择是基于FPGA平台将两个下降沿之间的时间间隔和系统时钟之间的关系通过VHDL程序实现对FM0的解码算法。另外一种常用的技术平台是基于MCU平台,通过外围I/Q比较电路对接收信号的电平翻转进行判决,再将信号送入MCU,利用MCU内部PCA模块实现对电平翻转的中端响应,完成电平翻转计数,实现对翻转逻辑判决,从而实现对FM0的解码算法。其解码效率能基本保证需要,但会增加外围电路,从而加大设备体积。目前,随着物联网应用的广泛,对感知层的数据采集端设备的体积和成本越发敏感,因此需要对读写端设备进行小型化和高效化设计,其中反向链路的数据解码技术是关系到读写端设备关键功能指标的重要技术点。本文提出了基于低成本MCU平台,利用MCU内部ADC和TIMER模块实现FM0解码技术。   2.1 解码技术设计与实现   2.1.1 硬件资源分析   2.1.2 解码设计   2.2 解码算法实现   2.2.1 解码软件实现流程   基于MCU平台,实现如前所述的解码设计,重点在于对MCU定时器和ADC2模块的精确配置和高效使用。因此,实现FM0解码软件过程,首先进行TIMER2和ADC2模块相关寄存器的初始化配置;随后在进入Tag接收状态后实时启动TIMER2,等待TIMER2的定时中断;当TIMER2时钟中断到来时,在中断响应中及时启动ADC2,对单路输入信号或差分输入信号进行采样,并通过初始化配置完成的ADC2窗口检测器,对采样的

文档评论(0)

189****7685 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档