大学《能拓展训练》课程设计说明书T触发器的设计.docxVIP

摘要在数字系统中，除了能够进行逻辑运算和算术运算的组合逻辑电路外，还需要具有记忆功能的时序逻辑电路。触发器是最基本、最重要的时序单元电路，也是构成时序逻辑电路的基本单元电路。触发器由集成逻辑门电路加上适当的反馈电路组成，有两个互补的输出端，其输出状态不仅与输入有关，而且还与原先的输出状态有关。触发器具有不同的逻辑功能，根据电路结构和触发方式可分成不同的种类。在所有的触发器中，基本RS触发器是构成其他各种触发器的基础。将两个RS触发器串联可以组成主从型JK触发器，再将JK触发器的两个输入端J、K连接起来作为一个输入信号，则构成了T触发器。Altera Quartus II 作为一种可编程逻辑的设计环境，提供了完全集成且与电路结构无关的开发包环境，具有数字设计逻辑的全部特性。我们可以用这个软件进行T触发器的设计与仿真。关键词：数字电路T触发器Quartus目录摘要11 设计原理说明31.1 RS触发器和JK触发器的电路结构和逻辑功能31.2 T触发器原理说明51.3 EDA技术及设计软件Quartus II介绍62 T触发器的设计与仿真82.1 T触发器的硬件实现82.2 T触发器的编程实现10心得体会13参考文献14T触发器的设计1设计原理说明1.1 RS触发器和JK触发器的电路结构和逻辑功能在所有的触发器中，结构最简单的是基本RS触发器，基本RS触发器是构成其他各种触发器的基础，其电路形式有两种：与非门结构和或非门结构。把两个与非门G1、G2的输入、输出端交叉连接，即可构成基本RS触发器，其逻辑电路如图1-1所示。它有两个输入端R、S和两个输出端Q、。图1-1 基本RS触发器结构图基本RS触发器的逻辑方程为：Q=+RQ(1-1)约束方程为： R+S=1 (1-2)表1-1 两个与非门组成的基本RS触发器的功能表RSQQ功能000不用不允许001不用0100Q=0，置001101001Q=1，置110111100Q= Q，保持1111为了提高触发器工作的可靠性，希望触发器的翻转在某一时刻进行，即要求触发器的输出在一个CP周期内，输出状态只能改变一次。于是在同步RS触发器的基础上出现了主从触发器，可以有效克服空翻。图1-2 主从RS触发器主从RS触发器不允许输入R、S同时为1，这给其应用带来了不便，为了消除这个约束条件，考虑到触发器的输出Q和互补的特点，可将输出Q和反馈到输入端，通过两个与门使加到R和S的信号不能同时为1，从而满足RS触发器要求的约束条件。为区别于原来的RS触发器，将对应于原图中的R用K表示，S用J表示，如图1-3所示。图1-3 主从JK触发器图1-4 主从JK触发器的逻辑符号主从JK触发器的特性方程为Q=JQ+Q（1-3）表1-2 主从JK触发器的功能表CPJKQQ功能0XXXQQ= Q，保持00000Q= Q，保持0001100100Q=1，置00011001001Q=1，置10101101101Q=，翻转011101.2 T触发器原理说明对JK触发器，若将输入信号J和K连在一起，即J=K=T，则构成T触发器，T触发器并没有独立的产品，由JK触发器或D触发器转换而来，如图1-5为JK触发器转换成的T触发器逻辑图。图1-5 JK触发器转换成T触发器逻辑的结构图T触发器的特性方程为Q=J+Q =T+Q (1-4)T触发器特点很明显，当T=0时，Q=Q，触发器保持状态；当T=1时，Q=，触发器翻转计数，即该触发器每收到一个CP脉冲，状态就翻转一次。T触发器又称受控翻转型触发器。T触发器的功能表如表1-3所示：表1-3 T触发器的功能表TQQ功能000Q= Q，保持011101Q=，翻转1101.3EDA技术及设计软件Quartus II介绍EDA技术就是以计算机为工作平台，以EDA软件工具为开发环境，以硬件描述语言为设计语言，以可编程器件为实验载体，以ASIC、SOC芯片为目标器件，以数字逻辑系统设计为应用方向的电子产品自动化设计过程。 EDA技术在硬件方面融合了集成电路制造技术、IC版图设计技术、ASIC测试和封装技术、CPLD/FPGA技术等；在计算机辅助工程方面融合了计算机辅助设计CAD、计算机辅助制造CAM、计算机辅助测试CAT技术及多种计算机语言的设计概念；而在现代电子学方面则容纳了更多的内容。因此，EDA技术为现代数字系统理论和设计的表达与应用提供了可能性，它已不是某一学科的分支，而是一门综合性学科，EDA技术打破了计算机软件与硬件间的壁垒，使计算机的软件技术与硬件实现设计效率和产品性能合二为一，它代表了数字电子技术和应用技术的发展方向。Altera的Quartus II时业内领先的FPGA设计软件，具有最全面的开发环境，实现无与伦比的性能表现，而且效率高，易于使用的设计流程方法；也是A