EDA设计报告 任亮.docVIP

设 计 报 告 课程名称 在系统编程技术 设计题目 数字时钟设计 班级 07 电 子（2）班 姓名 任 亮 学号 0705075027 日期 2010. 6. 21 数字时钟设计 一、题目分析 1、功能介绍 1）、具有秒表记时、清除秒表和秒表暂停的功能 2）、具有时、分、秒计数显示功能，以24小时循环计时。 3）、具有调节小时、分钟及清零的功能。 4）、具有闹钟功能。 2、总体方框图 图1 系统总体框图 3、性能指标及功能设计 （1）、秒表计数：用3Mk的时钟信号，经10000分频后产生1/100秒的时钟信号。毫秒是由2个十进制计数器组成的100进制计数，即从0到99循环。 （1）、时钟计数：完成时、分、秒的正确计时并且显示所计的数字；对秒、分 ——由一个10进制和一个6进制计数组成一个60进制计数，即从0到59循环计数，时钟——24进制计数，即从0到23循环计数，并且在数码管上显示数值。 （2）、时间设置：手动调节分钟、小时，可以对所设计的时钟任意调时间，这样使数字钟真正具有使用功能。可以通过实验板上的键7、8、4、2和1进行任意的调整。其中8和7按键为通道设置位，00时为秒表显示；01时为闹钟显示和设置为；10为时钟显示和设置位；4按键为设置时间使能位，高电平时可设置时间，低电平时显示时间；2按键为设置时间的位选键，1按键为设置的时间输入键。 （3）、秒表清零功能：clr为清零键，高电平时实现清零功能，低电平时正常计数。可以在任意时刻进行清零。由于时钟清零无意义，所以未设置时钟清零键。 （4）、闹钟功能：手动设置闹钟时间，当时间和闹钟时间相同时，闹铃响即数码管显示1。可以通过实验板上的键7、8、3、2和1进行任意的调整。其中8和7按键为通道设置位，00时为秒表显示；01时为闹钟显示和设置为；10为时钟显示和设置位；3按键为设置闹钟使能位，高电平时可设置闹钟时间，低电平时显示闹钟时间；2按键为设置闹钟时间的位选键，1按键为设置的时间输入键。 二、选择方案 1、系统分析 时钟由时、分、秒组成，分、秒都为60进制。由于需要使用LED显示时间， 所以采用的计数器应该是10进制的，从而方便译码模块的通用。而60进制计数器可以由10进制计数器和6进制计数器组成。要组成一个可预置的60进制计数器，还需要一个6进制的计数器，使用10进制的进位作为6进制的计数器的时钟信号可以组成一个60进制的计数器。 时钟的小时是24进制的，所以必须设计一个24进制的可预置计数器。显然， 24进制计数器不可以使用6进制计数器和4进制计数器组成，因为这样做的24进制计数器将给译码带来麻烦。 一共有7个LED需要显示，其中有一个是闹钟响的显示位，为1时表示闹钟响，为一时表示闹钟不响，所以需要7个译码模块。 2、方案选择 方案一：根据上述分析和系统功能可知，本系统可以由时钟分频器、秒计数器、分钟计数器、小时计数器、分的调整以及小时的调整和闹铃功能构成。采用自顶向下的设计方法，全部利用VHDL语言设计设计方法。不易实现。 方案二：根据上述分析和系统功能可知，本系统可以由时钟分频器、秒计数器、分钟计数器、小时计数器、分的调整以及小时的调整和一个顶层文件构成。采用自顶向下的设计方法，子模块利用VHDL语言设计，顶层文件用原理图的设计方法。显示：小时采用24进制，而分钟和秒均60进制，毫秒用100进制。 综上所述，考虑到试验时的简单性，故我选择了方案二。 三、细化框图 本系统包含四个子模块和一个顶层文件，显示部分为六个时、分、秒的十位与个位的显示模块组成的，将送出的四位二进制通过译码器显示。 图2 系统细化框 （1）秒表模块time。 秒表模块中的毫秒模块是一个10000分频的计数器和两个10进制计数器组成，秒模块是由一个十进制和一个6进制计数器组成。分时由一个十进制和一个6进制计数器组成。在ENA端为1的情况下，输入30MK的时钟信号作为计数脉冲，分别输出位的四位BCD码。 （2）时钟显示模块shi。 时钟显示模块是在秒表模块的基础上做成的，毫秒位不显示，加一个24进制的小时位。同时加一个设置时钟的使能位tiao，当其为高电平时为调时。 图3 时钟模块的内部结构图 （3）译码器模块mux21。 由于试验箱上的按键有限，所以设置了译码器模块。当b口输入1时，选通a[3..0]，b口输入为2时选通b[3..0]，b口输入3时选通c[3..0]，b口输入4时选通d[3..0]。 图4 译码模块内部结构图 （4）3选1模块mux14 当s、s1为00时选通秒表通道a[23..0]，当s、s