EDA课程设计、毕设之【用原理图输入法设计8位全加器】和【有限状态机】的设计过程.docVIP

EDA 课程设计 报告 学 院： 专 业： 班 级： 学 号： 姓 名： 实 验 室： 用原理图输入法设计8位全加器 实验目的： 实验原理： 实验内容： 实验： 1）打开Quartus II，选File( New，在弹出的New对话框中选择Device Design Files 页的原理图文件编辑输入项Block diagram\Schematic File，按OK后将打开原理图输入窗。 （2）按照如下图所示的原理图输入到打开的窗口中： （3）点击选项File( “Save As”，选出刚才为自己的工程建立的目录D:\ JML_f_adder8，将已设计好的图文件命名为：h_adder.bdf，并保存在此文件夹内。 编译通过之后，将该半加器封装入库待设计全加器的时候调用。如果编译未通过，则检查电路设计，找出并能解决问题。 （4）重复步骤（1）、（2），设计如下图所示的全加器原理图： （5）点击选项File( “Save As”，选出刚才为自己的工程建立的目录D:\ JML_f_adder8，将已设计好的图文件命名为：f_adder.bdf，并保存在此文件夹内。等待编译通过之后，将该全加器封装入库待设计8位全加器的时候调用。 （6）根据所学知识，将8个一位全加器组合成一个8位全加器，即将前一个一位全加器的sum输出作为后一个一位全加器的cin输入，以此类推进行级联。结果将两个8位加数的各位拆开，分别作为（a0，a1，a2，a3，a4，a5，a5，a6，a7，a8）、（b0，b1，b2，b3，b4，b5，b5，b6，b7，b8）输入到电路中（另外，最初的一个一位全加器还有一个输入端可以接其他电路输入进来的进位，本次实验不予考虑，即不接），输出为（s0，s1，s2，s3，s4，s5，s5，s6，s7，s8）共八位，具体原理图如下图所示： 3、将设计项目设置成工程文件（PROJECT） 选择File( save As，输入f_adder8.bdf，点击保存，出现保存窗口的界面，输入文件名，点击next按钮，不断点击next按钮，直到finish，即将当前设计文件设置成Project，选择此项后可以看到窗口左上角显示出所设文件的路径。 4、编译 （1）启动编译器，点击processing按钮，在其下拉菜单中选择编译器项Start compilation。 （2）如果发现有错，排除需要错误后再次编译。 5、时序仿真 接下来应该测试设计项目的正确性，即逻辑仿真，具体步骤如下： （1）建立波形文件。为此设计建立一个波形测试文件。选择File项及其New,再选择右侧New窗中的vector Waveform file项，打开波形编辑窗。 （2）输入信号节点。在波形编辑窗的左方双击鼠标，在出现的窗口中选择Node finder…。在弹出的窗口中首先点击List键，这时左窗口将列出该项设计所以信号节点。利用中间的“=”键将需要观察的信号选到右栏中。 （3）设定仿真时间宽度。选择edit项及其End time选项，在End time选择窗中选择适当的仿真时间域，本次实验由于是八位的全加器，为避免延迟太大不利于显示，可将End Time 设置为100ms，以便有足够长的观察时间和便于分析的波形。如图所示： （4）加上输入信号。具体不再赘述，如图所示： （5）波形文件存盘。选择File项及其Save as选项，按OK键即可。存盘窗中的波形文件名是默认的（这里是f_adder8.scf），所以直接存盘即可。 （6）运行仿真器。点击processing中的Start simulation选项，如图是仿真运算完成后的时序波形。注意，刚进入如图所示的窗口时，应该将最下方的滑标拖向最左侧，以便可观察到初始波形。 （7）观察分析波形。 心得体会 相对前面的实验来说，这个算是比较简单的了，因为这个实验只需要根据题目要求结合在EDA课堂上学习的知识，即可很容易地设计出符合题目要求的原理图。本次试验中，虽然也出现过一点点的问题，但是在自己的独立思考和老师的帮助下顺利解决了。总的来说，本次实验是在理论的基础上设计原理图，丰富了自己的知识，开阔了自己的眼界。 有限状态机的设定 实验目的：实验原理： 实验内容： 8位16进制频率计设计的程序如下： 有限状态机程序： LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY ADCINT IS PORT(D: IN