组合逻辑电路第8讲.pptxVIP

4.9组合逻辑电路中的竞争－冒险现象一.竞争－冒险的概念 在组合电路中，当输入信号的状态改变时，输出端可能会出现不正常的干扰 信号，使电路产生错误的输出，这种现象称为 竞争冒险。二.产生竞争－冒险的原因原因：主要是门电路的延迟时间产生的。干扰信号 或三. 检查竞争－冒险的方法只要输出端的逻辑函数在一定条件下能简化成则可出现竞争－冒险现象。4.9.3 消除竞争-冒险现象的方法一、接入滤波电容 尖峰脉冲很窄，用很小的电容就可将尖峰削弱到 VTH 以下。二、引入选通脉冲 取选通脉冲作用时间， 在电路达到稳定之后， P的高电平期的输出信号 不会出现尖峰。三、修改逻辑设计例：第三章复习 第一大重点：基本概念1、 逻辑电路分类： ① 组合逻辑电路② 时序逻辑电路2、组合逻辑电路的特点： ① 动作特点：每一时刻的输出仅取决于该时刻的输入，与电路原来的状态无关； ② 电路结构特点：不包含记忆单元（或存储单元。） 第二大重点：组合逻辑电路的分析步骤：根据电路→写出输出表达式→化简（为使写真值表简单）→写出真值表→说明功能。 第三大重点：组合逻辑电路的设计设计：已知实际逻辑问题→求实现该逻辑功能的最简逻辑电路步骤：实际逻辑问题→逻辑抽象→逻辑真值表→逻辑函数式→根据要求选定所用器件：1、若选用SSI，化简函数→变换函数→画出实现电路；2、若选用MSI，变换函数→画出实现电路。逻辑抽象任务:1、 分析事件的因果关系，确定输入变量和输出变量；2、 定义逻辑状态的含义：用0或1表示输入和输出的不同状态；3、 根据给定的因果关系列出逻辑真值表。 第四大重点：重要中规模器件及应用 一、译码器 译码器分二进制译码器、十进制译码器及字符显示译码器，注意字符显示译码器与字符显示器的正确连接。 二进制译码器能产生输入变量的全部最小项（或最小项的反函数），而任一组合逻辑函数总能表示成最小项之和的形式，所以，由n位二进制译码器加上合适的门电路即可实现任何形式输入变量数不大于n的组合逻辑函数。 二、数据选择器 数据选择器能够从多路数字信息中任意选出所需要的一路信息作为输出，至于选择哪一路数据输出，则完全由地址代码组合决定。　　 数据选择器具有标准与或表达式的形式，提供了地址变量的全部最小项，并且一般情况下，Di可以当作一个变量处理。例，八选一数据选择器的表达式为： 用数据选择器实现组合逻辑函数的步骤：选用数据选择器→确定地址变量→对比要实现函数与数据选择器输出的表达式，求Di→画连线图。三、加法器 对两个1位二进制数进行相加（不考虑低位来的进位）而求得和及进位的逻辑电路称为半加器。 对两个1位二进制数进行相加并考虑低位来的进位，即相当于3个1位二进制数的相加，求得和及进位的逻辑电路称为全加器。　加法器除用来实现两个二进制数相加外，还可用来设计代码转换电路、二进制减法器和十进制加法器等。1、若输出能化成输入变量与常量相加，则可用加法器实现； 2、若输出能化成输入变量与另一组变量相加，也可用加法器实现； 3、二进制减法运算也可用加法器实现，注意进位端转换为借位端的方法。 一、用8选1数据选择器74HC151实现逻辑函数：测验试题二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）三、用公式法将化简为最简与或式。测验试题四、用图形法将 化简为最简与或式。五、设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同意时指示灯亮，否则不亮。 六、试用3—8译码器实现函数（74138的功能表如表1）：一、用8选1数据选择器74HC151(参见题4.19）实现逻辑函数：2、测验试题答案解：1、 8选1数据选择器CC4512的输出表达式为：3、令4、实现电路为：二、设计一个组合逻辑电路，输入是2个2位的二进制数，输出是此二数的乘积，要求：1、列出真指表，求出逻辑表达式；2、用低电平有效的4/16线译码器实现。（可附加必要的门电路）ABCDZ4Z3Z2Z1ABCDZ4Z3Z2Z10 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 10 0 0 00 0 0 00 0 0 00 0 0 00 0 0 00 0 0 10 0 1 00 0 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 10 0 0 00 0 1 00 1 0 00 1 1 00 0 0 00 0 1 10 1 1 01 0 0 1解：1、设两个二进制数分别为AB、CD，输出为Z4Z3Z2Z1，则根据题意得真值表为：ABCDZ4Z3