象棋竞赛计时器设计__数电课程设计报告.docVIP

目录 绪论 1 1.1 总体框图 1 1.2 总方案、设计思路及实现时特色 2 2 模块设计思路、电路图及仿真图 3 2.1 译码驱动电路、显示电路模块 3 2.2 计时电路模块 4 2.2.1 2小时计时电路 4 2.2.2 30秒倒计时电路模块 6 2.3 控制电路模块 8 2.4 秒信号发生电路模块 10 3 总电路图、调试图及仿真图 12 3.1 总电路图 12 3.2 仿真图 12 3.3 总电路的调试步骤与调试图 14 4 心得与体会 16 5 附录及参考文献 18 1 绪论 1.1 总体框架图 根据任务书画出总体框架： 图1-1总体框架图 总方案、设计思路及实现时特色 对于象棋竞赛计时器，首先需要计数器，由于需计小时、分钟、秒钟加计数器，对秒钟还需倒计时，于是选用加减十进制计数的74ls192芯片，并且用555芯片、电阻及电容构成秒脉冲发生器。根据总体框图需2小时的加计数与30秒的减计数，于是采用5个显示器与5个74ls48（4-7译码芯片）一个显示小时，其他4个，两个显示分，两个显示秒，另加了两个灯，一个表示2小时用完报警，一个表示甲乙的状态。外接两个开关，分别置数（手动切换甲乙状态）、清零（整体清零）控制整个电路。 2小时计数需分钟、秒钟分别用六十进制，选用加减十进制计数的74ls192芯片两片级联，只需把第二片用与门74ls08（四-二输入与门）与74ls04（六反相器）采集第二片的计成五时的信号与第一片的进位信号接入两片的清零端，这样就可以构成一个六十进制的加计数器。采用六十进制级联的方式构成三百六十进制，然后，再级联一个74ls192，当小时计为2时，利用2的高电平信号及清零端保持并报警。 30秒倒计时，当2小时用完，利用2的高电平信号进行处理并给置数端把甲乙轮流置成29，再倒计时，由于任务书要求当2小时用完后报警，立即使甲或乙置成30秒倒计时，用完30秒停在零并报警，则甲乙倒计时能自动切换，且甲倒计时，乙则停在零；反之，乙倒计时30秒，甲则停在零，若甲或乙其中一人下棋未用完时间30秒，则需利用外设开关手动切换另一人。 在这个象棋计时器中，实现了2小时基本计时（计完暂停）及30秒倒计时（手动、自动及状态切换），且有外置清零、置数端，需用芯片少，但能实现整个功能要求。 2 模块设计思路、电路图及其仿真图 2.1 译码驱动电路、显示电路模块 2.1.1 译码驱动电路、显示电路模块设计思路 采用74LS48（BCD—七段显示译码器）作为七段晶体管的显示驱动器，输入端A、B、C、D是以二进制码为输入信号。输出端QA、QB、QC、QD、QE、QF、QG分别接七段显示器的a、b、c、d、e、f、g端进行信号输入，可以显示0到9十位数字。在用74LS48（加非门）时应注意将BI＇/RBO＇（灭灯输入/灭灯输出）端、LT＇（灯测试输入）端、RBI＇（灭零输入）端、VCC（电源）端都接高电平。GND（接地）端接地。 2.1.2 译码驱动电路、显示电路模块电路图 图2-1 译码驱动电路、显示电路模块电路图 2.2 计时电路模块 2.2.1 2小时计时电路模块 2.2.1.1 2小时计时电路模块设计思路 2小时计时电路要求有0:00:00开始计时，到2:00:00停止，并报警。 2小时计时电路其实就是360进制，其中包括两个60进制。利用74LS192（十进制加/减法计数器）芯片构造60进制。用两片74LS192芯片构成秒计时，秒计时的各位是十进制，当该芯片计数由0到9时进位输出端CO＇输出“0”信号，将