Chap05-时序逻辑电路.ppt

状态表 (1) 芯片74161 CP是输入计数脉冲(时钟脉冲)，CR是清零端，LD是置数控制端（低电平时可置数）；CTP和CTT是两个计数器工作状态端（高电平时，计数工作）； D0 ~ D3是并行输入数据端；CO是进位信号输出端；Q0 ~ Q4是计数器状态输出端。 1、集成同步二进制计数器 5.3.3 集成计数器 74161的状态表 输 入 输 出 注 CR LD CTP CTT CP D3 D2 D1 D0 Q3n+1 Q2n+1 Q1n+1 Q0n+1CO 0 ? ? ? ? ? ? ? ? 1 0 ? ? ? d3 d2 d1d0 1 1 1 1 ? ? ? ? ? 1 1 0 ? ? ? ? ? ? 1 1 ? 0 ? ? ? ? ? 0 0 0 0 0 d3 d2 d1 d0 计 数 保 持 保 持 0 清零 置数 CR = 1, LD = 1, CP?， CTP = CTT = 1 二进制同步加法计数 CTPCTT = 0 CR = 1，LD = 1， 保持 若 CTT = 0 CO = 0 若 CTT = 1 74163 ? 5.2.4 N 进制计数器 方法 用触发器和门电路设计 用集成计数器构成 清零端 置数端 (同步、异步) 利用同步清零或置数端获得 N 进制计数 当 M 进制计数到 SN –1 后使计数回到 S0 状态 2. 求归零逻辑表达式； 1. 写出状态 SN –1 的二进制代码； 3. 画连线图。 步 骤： 0000→0001→0010→0011→0100→0101→0110 ↓ 0111 ↓ 1110←1101←1100←1011←1010←1001←1000 1111 ↑ ↑ [例] 用4位二进制计数器 74163 构成十二进制计数器。 解： 1. = 1011 2. 归零表达式： 3. 连线图 74163 Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR 1 同步清零 同步置零 (二) 计数容量的扩展 1. 集成计数器的级联 74161(1) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q4 Q5 Q6 Q7 74161(0) Q0 Q1 Q2 Q3 CTT LD CO CP CTP D0 D1 D2 D3 CR Q0 Q1 Q2 Q3 CP 1 1 1 1 1 CO0 16 ? 16= 256 2. 利用级联获得大容量 N 进制计数器 1) 级联 N1 和 N2 进制计数器，容量扩展为 N1 ? N2 N1进制 计数器 N2进制 计数器 CP 进位C CP [例] 用 74290 构成 六十 进制计数器 74290 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 CP 74290 Q0 Q1 Q2 Q3 S9A S9B R0B R0A CP0 CP1 Q0 Q1 Q2 Q3 Q0 Q1 Q2 Q3 N1= 10 N2 = 6 个位 十位 异步清零 个位芯片应逢十进一 60 = 6 ? 10 = N1 ? N2 = N 5.3 寄存器和读/写存储器 (Register and Random Access Memory) 5.3.1 寄存器的主要特点和分类 一、 概念和特点 (一) 概念 寄存： 把二进制数据或代码暂时存储起来。 寄存器： 具有寄存功能的电路。 (二) 特点 主要由触发器构成，一般不对存储内容进行处理。 并行 输入 并行 输出 ? ? FF0 FF1 FFn–1 ? D0 D1 Dn–1 Q0 Q1 Qn–1 控制信号 1 0 1 … 0 1 0 1 … 0 0 1 0 1 0 1 0 1 串行