EDA技术与数字系统设计第四章VHDL语言基础.pptVIP

第4章 VHDL语言基础 4.1 VHDL概述 4.2 VHDL的基本结构 4.3 VHDL的数据及文字规则 4.4 VHDL的操作符(Operator) 4.5 VHDL的顺序语句(Sequential Statement) 4.6 VHDL的并行语句(Concurrent Statement) 4.1 VHDL 概 述 4.1.1 VHDL语言的起源 VHDL语言起源于1983年，1986年IEEE标准化组织开始工作，讨论VHDL语言标准。1987年12月IEEE接受VHDL为标准HDL，这就是IEEE Std.l076-1987(LRM87)。1993年IEEE对VHDL重新修订，增加了一些功能，公布了新的标准版本IEEE Std.1076-1993 (LRM93)。 4.1.2 VHDL语言的特点 VHDL主要用于描述设计复杂数字系统的结构、行为、功能和接口。它在进行工程设计方面有很多优点： (1) 与其它的硬加描述语言相比，VHDL语言描述能力更强，从而决定了它成为系统设计领域最佳的硬件描述语言。 (2) VHDL语言技术完备，具有丰富的仿真语句和库函数，而且还支持同步电路、异步电路和其它电路的设计。 (3) VHDL语言方法灵活，对设计的描述具有相对独立性。设计者可以不懂硬件结构，可以不管最终设计实现的目标器件，而进行独立的设计。 (4) VHDL语言支持广泛，目前大多数EDA工具几乎在不同程度上都支持VHDL语言。 4.2 VHDL的基本结构 一个完整的VHDL程序包含实体(ENTITY)、结构体(ARCHITECTURE)、库(LIBRARY)、程序包(PACKAGE)和配置(CONFIGURATION)五个部分。下面以一个实例来说明：例4.1是一个4选1多路选择器的VHDL语言描述，我们通过这个程序可以归纳出VHDL程序的基本模块结构。 【例4.1】 LIBRARY IEEE； --库使用说明 USE IEEE.STD_LOGIC_1164.ALL； ENTITY mux41 IS --实体说明 PORT(a，b，c，d： IN STD_LOGIC； --输入端口说明 sel: IN STD_LOGIC_VECTOR(1 DOWNTO 0)； p：OUT STD_LOGIC)； --输出端口说明 END ENTITY mux41； ARCHITECTURE choice OF mux41 IS 　　　　--结构体说明 SIGNAL able：STD_LOGIC_VECTOR(1 DOWNTO 0)； BEGIN able=sel； PROCESS(able) --进程 BEGIN CASE able IS WHEN 00= p=a； WHEN 01= p=b； WHEN 10= p=c； WHEN 11= p=d； WHEN OTHERS=NULL； END CASE； END PROCESS； END choice； 从例4.1的描述可以看出，一个最基本的VHDL程序由三部分组成：库说明(LIBRARY)、实体说明(ENTITY)和结构体说明(ARCHITECTURE)，其它的结构层次可根据需要选用。一个程序只能有一个实体，但可以有多个结构体。 实际上，一个相对完整的程序有比较固定的结构，如图4.1所示。首先是库和程序包说明；然后是实体描述，在实体中又包含一个或多个结构体，并且在每一个结构体中可以包含一个或一个以上的进程和其它语句结构(块和进程语句将在4.6节中详细讲解)；最后是配置说明。 4.2.1 实体(ENTITY) 实体是VHDL程序的一个基本设计单元，它可以单独编译，并且可以并入设计库。其功能是对设计实体与外部电路进行接口描述，例如它可以对一个门电路、一个芯片、一块电路板乃至整个系统进行接口描述。 1. 实体结构 根据IEEE标准，一个基本单元实体结构定义如下： ENTITY 实体名 IS [GENERIC(类属表)；] [PORT(端口表)；] 实体说明部分； [BEGIN 实体语句部分；] END [