电子科大微机原理 第5章.pptVIP

5.2 半导体存储器的基本结构和性能指标 冯.诺依曼结构中的存储器是指现代计算机中的主存,磁盘和光盘属于输入输出设备 RAM常用于动态改变的数据或动态加载的程序,ROM常用于存储程序代码(微码CPU), RAM和ROM都是随机访问 RAM芯片内部包括存储矩阵(存储体)和片内读写控制电路 存储矩阵由多个基本存储单元组成,每个基本单元用来存储1位的二进制信息, 一般排列为矩阵方式,其大小即容量 片内控制电路包括片内地址译码, 片内数据缓冲器, 片内存储逻辑控制(存储器访问方法) SRAM完全由晶体管实现, 其基本存储单元是双稳态电路,存储的信息由双稳态电路的逻辑状态表征 DRAM使用晶体管和电容实现, 存储的信息由电容上的电位表征, 电量大于50%表示”1”, 小于50%表示”0” 虚拟内存 虚拟内存的需求背景 一个程序要被执行，需要将它全部放入内存中，cpu才能 访问，如果程序容量大于物理内存容量则不能执行 方法 使用辅助存储器(容量大)作为虚拟内存，达到增大物理内存 容量 技术支持 硬件支持：由MMU自动完成活动程序段的调度 操作系统支持：程序段调度并更新地址映射表 具体应用实例 Windows：pagefile.sys Linux： swap分区 虚拟内存运行原理及过程图示 内存层次结构中的MMU 几个概念 有效地址: 有效地址表示程序中变量操作数所在单元到段首距离即逻辑地址的偏移地址 逻辑地址: 在有地址变换功能的计算机中,访内指令给出的地址 (操作数) 叫逻辑地址。要经过寻址方式的计算或变换才得到内存储器中的物理地址 虚拟地址: 虚拟地址空间中的地址，程序中使用的都是虚拟地址。 物理地址:（Physical Address）也叫实际地址或绝对地址，是出现在CPU外部地址总线上的寻址物理内存的地址信号，是地址变换的最终结果。用于内存芯片级的单元寻址，与处理器和CPU连接的地址总线相对应。 分页与分段技术的比较 cache相关概念 1. 访问局部性 访问的引用局部性：是CPU会访问最近访问过的数据和指令 访问的时间局部性：访问一个元素之后，很可能在不久的将 来再次访问该数据 2. 命中率：利用CPU产生的有效地址可直接在存储体系的高层访问到所需信息的概率,是衡量存储体系把握数据访问局部性的重要性能参数 3. 失效率：利用CPU产生的有效地址不能直接在存储体系的高层访问到所需信息的概率 cache读取方式 主存储器（主存、内存） 存储模块结构存储芯片互连 主存容量以字节（B）为单位，而存储芯片的容量以位（b）为单位 计算机系统通常用多个存储芯片按一定规则互连扩充为主存 N * M位的存储芯片：如果M小于计算机系统的总线宽度时， 则需要位扩展；在位数满足要求的情况下，如果N小于计算机系统的主存容量，则进行字扩展 如果以上的存储器芯片的位扩展和字扩展中，数据总线宽度分别为16位、32位、64位，应该怎么做？ cache的功效 【例5.1】 某微机存储器系统由一级cache 和主存组成。已知主存的存取时间为80 ns，cache 的存取时间为6 ns，cache的命中率为85%，试求该存储系统的平均存取时间。 贯穿式：ta =6 ×85%+(6 +80)×(1-85%)=5.1+12=18 ns 旁路式：ta =6×85%+80 ×(1-85%)=5.1+12=17.1 ns cache的命中率与cache 的大小、替换算法、程序特 性等因素有关。cache未命中时CPU还需要访问主存，这时反而延长了存取时间。 * * / 54 Cache技术和虚拟存储器技术 相同点： 以存储器访问的局部性为基础； 采用的调度策略类似； 对用户都是透明的； 不同点： 划分的信息块的长度不同； Cache技术由硬件实现，而虚拟存储器由OS的存储管理软件辅助硬件实现； Cache块：8～64字节 虚拟存储器块：512～几十K个字节 　 0 　 1 　 3 　 4 　 5 　 6 　 7 　 8 　 9 　 10 　 11 　 12 　 … 　 … 　 4095 　 编号(地址) 主存储器用于存放当前运行的程序和数据 主存容量（单位：字节）由最大可编址空间描述 最小可编址单位为字节，但一般按字长进行访问 长度大于一个字节的数据在内存占多个连续的单元，根据字节存放顺序分为大端和小端 为了提高访问速度，一般按整数边界对齐存储 small endianness 不同宽度数据的存储方式 按整数边界对齐存储可以保证访存指令的速度 按任意边界对齐存储可以保证存储空间的利用 内（主）存储器的基本结构 存储芯片 存储模块 存储体 进行位扩展 以实现按字节编址的结构 进行字扩