一种基于FPGA多通道数据采集系统设计与实现.docVIP

一种基于FPGA多通道数据采集系统设计与实现 　　摘 要 介绍一种多通道数据采集系统设计方法.该系统采用FPGA作为硬件平台，主要完成A/D转换控制、时序控制及数据记录等功能。系统采用Verilog HDL 语言，通过软件编程控制硬件实现多通道的数据采集。以雷达为应用背景，该系统的仿真验证结果显示，所设计的数据采集系统达到了预期的功能。 　　关键词 数据采集；数据融合；数字下变频；时钟同步；FPGA 　　中图分类号TP39 文献标识码A 文章编号 1674-6708（2013）89-0230-02 　　0 引言 　　数据采集（Data Acquisition）是获取目标信息的最直接和最有效的方法，它研究数据的采集、存储及处理，具有很强的应用性。随着电子技术的不断发展，数据采集技术得到越来越广泛的应用。数据采集在通信、雷达、遥测遥感、航空航天、电子对抗等领域里有广泛的应用前景，可以进行现场信号的采集与分析[1]。由于对信号采集的要求不断的提高，首先在参数方面的要求越来越高， 如精度、传输速度、采样通道数等。其次在具体系统应用、测试和维护中，经常需要对数据进行采集，然后将采集到的数据送入计算机进行实时4分析处理[2]。因此，数据采集成为系统中至关重要的部分。鉴于对数据采集后数据分析的需求，采集的数据能够处理并能方便提取原始数据。本文介绍一种基于FPGA的数据采集系统实现多通道数据采集， 从而满足在系统中的应用。 　　1 数据采集系统的工作原理 　　数据采集系统主要负责多路中频信号处理， 完成控制A/D转换控制、时序控制及数据记录等功能。其内部原理图如图1的数据采集系统原理框图所示. 本文主要介绍数据采集系统的中频接收，关于混频器、低噪放以及功放等模拟部分不做过多介绍。来自天线收到的射频信号经过接收前端处理后变为中频信号，即模拟信号输入。 中频信号经过调理电路，送给ADC进行模数转换，在FPGA内进行数字下变频（DDC）处理而得到基带IQ数据.来自外部的时序数据与基带IQ数据进行数据融合，再将融合的数据按照数据记录仪协议进行组帧，经过光模块的光电转换，从而送给数据记录仪的数据接口板。 数据接口板将光信号转换电信号，利用数据接口板的CPCI总线实现数据采集到计算机的传输和存储。借用数据记录仪来控制数据采集系统。数据采集系统中数据记录仪采用大容量存储器进行数据存储。数据记录仪主要由便携式PXI机箱、数据接口板、PC机及磁盘阵列组成。 　　2 硬件电路设计 　　2.1 主要器件ADC和FPGA器件的选择 　　ADC是模数转换器，数据采集系统的核心，其性能指标往往是决定数据采集系统性能最关键的因素。根据数据采集系统的要求，中频频率为10Mhz，带宽为2Mhz，通道数为16通道，需要选择高精度和多通道的AD转换芯片。系统可选用AD公司的芯片，完成多通道的模数转换，其输入端提供了差分输入模式。 这款高性能模数转换器提供的最高采样速50MSPS ，采样数据精度为14 位，8通道串行输出的方式，完全满足本系统需求，并方便扩展应用。根据带通采样定律[3]， 　　（1） 　　式中，M满足取的正整数；为采样率；为待采信号最高频率，为待采信号最低频率，选取40MS/S，这样的理论可以带通采样最高频率小于40 Mhz，最低频率大于20 Mhz的信号，对于本系统还有不少余量，可以方便滤波器设计。AD转换芯片带有LVDS标准接口，其输出的LVDS信号包括数据（DATA） 、串行时钟（DCO） 、并行时钟（FCO）。AD芯片将模拟信号转换为数字信号，数字信号通过LVDS接口传到FPGA中， FPGA 通过SPI串口配置 ADC工作模式。 　　FPGA主要完成数字下变频（DDC）处理、数据的融合和数据的传输。FPGA选用ALTERA公司StratixⅡ GX 系列芯片，该系列芯片全局时钟和锁项环资源丰富，内部运行时钟频率高，体积小，逻辑资源多， 24 176个ALMs，6个PLLs，144个18b X 18b 的乘法器 ，255个M4K RAM ，329个M512RAM]，接口电平丰富.内嵌高速收发器和源同步差分接口的动态相位调整电路。集成了串行收发模块（GXB），支持高速光纤收发模块。由于采用光纤传输，FPGA高速收发器采用8B/10B编码，系统中实现1.6Gbps的传输数率.本系统采用STRATOS公司的LTP-LT12MB光模块。该光模块可最大2.5Gbps的传输数率，来实现对采集到的数字信号光电转换和用光纤接口来进行数据传输，可以满足海量数据传输要求。 　　2.2 PCB设计及系统同步时钟 　　在PCB设计中，信号完整性和电源的完整性是PCB设计时最关键的技术。多通道数据采集板中，由于串扰，电源地设计问题， AD噪声恶化等问题直接影响着设计的关键指标.在原