第2章 8088及其后续的CPU.ppt

第2章 8088及其后续的CPU 2.1 8088CPU 2.2 系统总线的形成 2.3 80X86系列CPU简介 2.1 8088CPU 2.1.1 概述 8088是8080和8085的改进型，像8080和8085一样，它的指令是以字节为基础构成的。它的性能的提高，主要依赖于采取了以下一些特殊措施。 1. 建立4字节的指令预取队列 2. 设立地址段寄存器 3. 在结构上和指令设置方面支持多微处理器系统 2.1.2 8088CPU引线及其功能 8088CPU是一块具有40条引出线的集成电路芯片，其各引出线的定义如图22所示。为了减少芯片的引线，有许多引线具有双重定义和功能，采用分时复用方式工作，即在不同时刻，这些引线上的信号是不相同的。 1. 最小模式下的引线 在最小模式下，8088CPU的引线如图22所示(不包括括号内的信号)。它们是： A16～A19/S3～S6：4条时分复用、三态输出的引线。 A8～A15：三态输出引线。 AD0～AD7：地址、数据时分复用的输入输出信号线。 IO/ ：CPU的输出(三态)控制信号，用来区分当前操作是访问存贮器还是访问I/O端口。 ：CPU的输出控制信号(三态)。 DT/ ：CPU的输出控制信号(三态)，用于确定数据传送的方向。 ：CPU经三态门输出的控制信号。 ALE：三态输出控制信号，高电平有效。 ：读选通输出信号(三态)，低电平有效。 READY：准备就绪输入信号，高电平有效。 INTR：可屏蔽中断请求输入信号，高电平有效。 ：可用WAIT指令对该引脚进行测试的输入信号，低电平有效。 NMI：非屏蔽中断输入信号，边沿触发，正跳变有效。 RESET：CPU的复位输入信号，高电平有效。 ：CPU输出的中断响应信号，是CPU对外部输入的INTR中断请求信号的响应。 HOLD：高电平有效的输入信号，用于向CPU提出保持请求。 HLDA：CPU对HOLD请求的响应信号，是高电平有效的输出信号。 ：状态输出线。 CLK：时钟信号输入端。 VCC：5V电源输入引脚。 ?GND：接地端。 2. 最大模式下的引线 当MN/ 加上低电平时，8088CPU工作在最大模式之下。 :最大模式下由8088CPU经三态门输出的状态信号。 ：总线请求允许引脚。 :总线封锁信号，低电平有效。 QS1，QS0：CPU输出的队列状态信号。 HIGH：在最大模式时始终为高电平输出。 2.1.3 8088CPU的内部结构 1. 8088CPU的内部结构 8088微处理器内部分为两个部分：执行单元(EU)和总线接口单元(BIU)，如图23所示。 2.8088处理器中的内部寄存器 在8088处理器中，用户能用指令改变其内容的，主要是一组内部寄存器，其结构如图2.4所示。 1)数据寄存器 8088有4个16位的数据寄存器，可以存放16位的操作数。 2) 指针寄存器 8088的指针寄存器有两个：SP和BP。SP是堆栈指针寄存器，由它和堆栈段寄存器一起来确定堆栈在内存中的位置。BP是基数指针寄存器，通常用于存放基地址，以使8088的寻址更加灵活。 3)变址寄存器 SI是源变址寄存器，DI是目的变址寄存器，都用于指令的变址寻址。 4)控制寄存器 8088的控制寄存器有两个：IP，PSW。IP是指令指针