Master-Slave边沿触发器-西安理工大学.PPTVIP

第9章 时序电路（触发器） 内容提要 引言 锁存器 静态锁存器 动态锁存器 寄存器 施密特触发器 时序逻辑电路的基本单元 1. 静态锁存器 2. 动态锁存器 基于MUX的 Latches 1.触发器的建立时间（setup time)、维持时间（hold time)和延迟时间tC-Q 2.触发器电路：正负电平灵敏的两个Latch构成主从（Master-Slave ）边沿触发器 正负电平灵敏的两个Latch构成主从（Master-Slave ）边沿触发器 建立时间仿真 3.时钟重叠问题 4.两相时钟 两相时钟发生器 5.C2MOS Register 对时钟重叠不敏感 7.施密特触发器 一般的反向器 一般的反向器 施密特触发器 施密特触发器 施密特触发器可以有效抑制噪声 用施密特触发器可以抑制噪声 CMOS Schmitt Trigger 逻辑阈值与晶体管尺寸的关系 Schmitt Trigger VTC CMOS Schmitt Trigger (2) 在时钟信号到来后，输入信号应该保持的时间 维持（hold)时间:thold thold Thold=0 QM的值维持D的值，OK Thold0 只要QM的值维持D的值，OK 在时钟信号到来之后，输出信号发生变化所需时间 传输延迟时间:tc-q Volts tc-q(LH) tc-q(HL)