第4章 触发器 4.1 基本触发器.ppt

引子：数电：组合逻辑电路 时序逻辑电路 组合逻辑电路：任何时刻的输出仅取决于该时刻的输入，和过去输入无关。 F = F(X) 特点：输出、输入之间没有反馈延迟回路 电路中不含记忆单元 时序逻辑电路：任何时刻的输出不仅与该时刻的输入有关，还与原来的输出状态有关 例：地铁自动售票机：只接收1元硬币 需要买一张3元的票：先投1个，再投1个，最后投1个之后，票才出来 内部肯定有记忆单元将前两次投币记忆下来，经反馈回路反馈到输入端，当投入第3个，当前输入和反馈回来的以前状态共同作用下，出票 组合电路只有输入变量和输出变量 时序电路除了输入和输出变量，还有状态变量－存储电路的输出，存储以前状态 所以F = F(X，Q)，输出变量是输入变量和状态变量的函数。 组合逻辑电路的基本单元：门电路 时序逻辑电路的基本单元：触发器 （1）当开关在A点时，基本RS触发器的激励信号为R=“0”，S=“1”，复位信号有效，触发器状态Q=“0”； （2）当开关离开A点后还未到达B点，R=“1”，S=“1”，都无效，触发器保持原状态Q=“0”不变； （3）当开关到达B点后， R=“1”， S=“0”，置位信号有效，使输出Q=“1”； （4）当开关由于抖动离开B点时， R=“1”， S=“1”，都无效，触发器保持Q=“1”不变，从而消除了抖动。 将输入信号分两类：触发信号：CP 激励信号：R、S 触发信号CP是高电平有效，触发器的状态仅在触发信号的有效电平下才能随激励信号改变，叫电平触发方式。 基本RS触发器没有触发信号，激励RS可直接作用，叫直接触发方式。 2.逻辑功能描述 Qn现态：控制信号作用前电路的状态；Qn+1次态：控制信号作用后电路的新状态。 ①逻辑功能表 引子：上节RS触发器都有约束条件：激励输入不能同时有效，使用不方便； 本节介绍没有约束条件的触发器。 4.2 TTL集成触发器 为了避免“一次变化”现象造成的控制失误： ⑴ 必须要求主从JK触发器的激励输入J、K在CP=“1”期间保持不变。 ⑵ 时钟CP=“1”的时间尽可能短，以减少干扰信号产生“一次变化”的概率。 利用与非门的传输时间差实现了脉冲边沿触发，状态变化只发生在时钟脉冲的下降沿时刻。状态值受时钟脉冲下降沿前激励输入J、K的控制，不存在“一次变化”现象，所以对脉冲输入和激励输入没有要求。 负边沿JK触发器和主从JK触发器的逻辑符号、功能描述方式（功能表、特性方程、次态卡诺图、激励表）均相同。 例4．2．1 画触发器的状态Q0、Q1和输出Y的波形，分析电路功能。 触发器的初始状态均为“0”。 4．2．3 T触发器和Tˊ触发器 一、T触发器 将JK触发器的JK端相连，就构成只有一个激励控制端的T触发器。 当触发条件满足时，当T=“0”（J=K=“0”）时，触发器的状态不变； 当T=“1”（J=K=“1”）时，触发器的状态变反。 特征方程 ： 二、Tˊ触发器 如果使T触发器的激励T=“1”，则构成了没有激励输入、只受触发时钟脉冲控制的Tˊ触发器。 特征方程： 只要触发条件满足，状态就变反。 如果Tˊ触发器的初始状态为“0”，奇数个触发脉冲输入后其状态为“1”，偶数个触发脉冲输入后状态为“0”。类似以一位二进制数累计输入触发脉冲的个数（来1个脉冲加1，进位溢出不计）。 叫2进制计数器（2分频电路）。 把具有Tˊ触发器特性的触发器称之为计数型触发器。 例4．2．3 分析各触发器的输出波形，说明Q0、Q1信号与输入时钟信号的频率关系。（Q0，Q1初始状态均为0） 观察：同步 例4-2-4 分析触发器状态Q0、Q1 的输出波形。 触发器的初始状态均为“0”。 解：观察：异步 两个JK触发器都构成计数型触发器，FF0在每个CP↓时刻翻转。FF1在Q0↓时刻翻转。 由信号波形可见，在每个时钟脉冲↓后，Q1、Q0的状态码按“00”、“01”、“10”、“11”的规律循环变化，类似以两位二进制码累计输入时钟脉冲的个数，每四个脉冲状态码循环一次。所以，两个计数型触发器级联后构成两位二进制（4进制）计数器。 也可认为共4种状态依次循环，所以叫4进制计数器。 CP高电平时触发器接收信号并暂存（即F主状态由J、K决定，F从状态保持不变）。 CP下降沿( )触发器翻转（ F从状态与F主状态一致）。 CP低电平时, F主封锁, J、K不起作用 符号图 总结 触发方式：边沿触发：下降沿触发 与电平触发的JK触发器比较：触发方式不同，逻辑符号不同，功能描述方式（功能表、特性方程、次态卡诺图、激励表）均相同 表4-7 主