计算机组成原理第二篇 第7讲 基本的加减法.pptVIP

基本的加法/减法器 * * 2.2.4基本的加法/减法器 基本的加法/减法器 半加器Hi＝Ai ⊕ Bi不考虑进位 全加器考虑低位进位Ci-1和向高位的进位Ci 各种逻辑门的图形符号 加法器 ① 半加器——不考虑进位 加法器 ② 全加器（FA） 1位全加器真值表 输入 输出 Ai Bi Ci Si Ci+1 0 0 0 0 0 0 0 1 1 0 0 1 0 1 0 0 1 1 0 1 1 0 0 1 0 1 0 1 0 1 1 1 0 0 1 1 1 1 1 1 按照真值表可写出FA逻辑方程： 依照真值表，通过离散数学相关知识得到描述其逻辑关系的1位全加器逻辑方程： 再依照逻辑方程连接逻辑电路图 FA逻辑电路和框图 1位补码运算的加法减法器FA 标记黄色五星表示此处内容可观看教材配套的CAI动画 将若干个1位FA全加器串连即可实现N位行波进位加法/减法器。 行（xing）波进位： 串行进位，高位的运算要等待低位的进位传到才能执行，区别于并行进位或超前进位。 对行波进位加法/减法器的解读 1.行波进位加/减法器 n个1位的全加器(FA)可级联成一个n位的行波进位加减器 2.M为方式控制输入线（控制进行加法，还是减法运算）： 当M＝0时,作加法(A＋B)运算； 当M＝1时,作减法(A－B)运算； 具体地， [A－B]补=[A]补 +[－B]补 已知[B]补，通过M=1，得到[－B]补 3.电路采用单符号位法的溢出检测逻辑： 当Cn＝Cn－1时,运算无溢出； 当Cn≠Cn－1时,运算有溢出,经异或门产生溢出信号。 4. n位行波进位加法器的延迟时间ta的计算 当前位全加和Si必须等低位进位Ci-1来到后才能进行，加法时间与位数有关。 定义T：单级逻辑电路的单位门延迟 3T:异或门的延迟时间 * * * * * * *