基于proteus仿真的数字钟.docVIP

摘要 数字是一个对1H频率进行计数的电路 关键词 数字钟 振荡 计数 校正 目录 1.前言 2 2.系统总体方案设计 3 2.1 方案比较 4 2.2 方案选择 6 3单元模块设计 7 3.1时间计数电路的设计 7 3.2译码显示电路 9 3.3三个按键的电路 11 3.3.1按键一：光标的移位与闪烁 12 3.3.2按键二：时间的上翻让时间得到修改 14 3.3.3 按键三：确定 15 4 系统调试 15 5 系统功能和指标参数 15 5.1 系统功能 16 5.2系统指标参数 16 6 设计总结和体会 17 6.1设计总结 17 6.2设计的收获体会 17 致 谢 18 参考文献 18 附录 数字电子钟电路总图 19 1.前言 ? 数字电子钟是一个用数字电路实现的时，分，秒计时的装置，与机械式时钟相比具有更高的准确性。本次的数字电子钟的设计原理就是一种典型的数字电路，其中还包括了一些组合逻辑电路和时序电路。 本次的数字电子钟的设计主要目的是为了让我们更好的掌握数字电子钟的原理，从而掌握逻辑电路的一些典型运用，学会自己制作电子钟。通过对数字电子钟得设计进一步的了解各种中小规模集成电路的作用和实用方法。我们这次设计的数字电子钟是以24小时为一个时间周期，显示的满刻度是23时59分59秒，在六位7段共阴极的数码管上准确显示其相应的时，分，秒。并设置了三个时间的按键，分别控制时间的移位闪烁，时间的上翻修改，时间的确认。方便认为控制和设置时间。同时为了保证计时的稳定性和计时的准确性我们采用了用32.768K的晶体振荡器来产生时钟信号，来提供表针时间的基准信号。 2.系统总体方案设计 数字电子钟的整体设计原理框图如图一所示： 图2.1 数字电子钟的原理框图 整个设计的计时周期为24小时，显示的满刻度是23时59分59秒，然后自动清零从00时00分00秒开始重新计时，另外还加进了按键部分的操作，方便人们对时间的控制，设置，调整。秒信号产生器是整个系统的时基信号，它直接决定了计时系统的精度，在这次设计中采用的是石英晶体振荡器加分频器来实现。将得到的标准信号1HZ送入秒计数器中，秒计数器采用的是60进制的计数器，每累计都60秒得时候就会发出一个分脉冲信号，该信号将作为分计数器的时钟脉冲，分计数器也是采用的60进制的计数器，每累计到60分钟，发出一个时脉冲信号，该信号将被作为时脉冲时钟脉冲，式计数器采用的24进制的计数器，这样就可以实现一天24小时的累计。 2.1 方案比较 方案一：555构成的多谢振荡器 如图二 由于f=1.43(R1+2R2)C1,我们可以通过调整R1，R2，C1的值，改变其输出的频率。 图2.2 方案二：晶体振荡器分频电路石英晶体振荡电路 采用频率fs=32768HZ的石英晶体 图三 D1，D2是反向器，D1用于振荡，D2用于缓冲整形。Rf为反馈电电阻（10—100M），反馈电阻的作用为COMS反相器提供偏置，使其工作在放大状态。电容C1，C2与晶体共同构成pi型网络，完成对振荡器频率的控制，并提供必要的180度相移，最后输出fs=32768HZ。 图三 多级分频电路 将32768HZ脉冲信号输入到CD4060（如图四：CD4060的引脚图介绍）组成的脉冲振荡的14位二进制计数器，所以从最后一级Q14输出的脉冲信号频率为：32768/16384=2HZ。再经过二次分频，得到最后的1HZ 的标准信号脉冲，即秒脉冲。如图五，就是所得到最后的脉冲信号。 图四：CD4060引脚图 图五：1HZ的信号产生的波形 2.2 方案选择 1，采用555多谢振荡器 优点：555内部的比较器灵敏度较高，而且采用差分电路形式，它的振荡频率受电源电压和温度变化的影响很小。 缺点：要精确的输出1HZ的脉冲，对电容和电阻的数值精度要求很高，所以输出脉冲既不够准确也不够稳定。 2，采用晶体振荡分频电路 优点：由于晶体的阻抗频率响应可知，它的选频特性非常好，有一个极为稳定的串联谐振频率fs，且等效品质因数Q很高。只有频率为fs的信号最容易通过，且其他频率的信号均会被晶体所衰减。 比较的结果 由于振荡器是数字钟的核心，振荡器的稳定度及频率的精度决定了数字钟计时的准确程度。 为了达到设计要求，获得更高的计时精度，我们在设计中选用了方案二即用晶体振荡器构成振荡电路。一般来说振荡器的频率越高，计时精度就越高。如图六 图六 3单元模块设计 3.1时间计数电路