基于vhdl交通灯的设计说明书推荐.docVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
基于vhdl交通灯的设计说明书推荐

用VHDL语言设计交通灯控制器:要求:1.东西方向为主干道,南北方向为副干道.2.主干道通行40秒后,若副干道无车,仍主干道通行,否则转换。3.换向要有4秒黄灯期。4.南北通行时间为20秒,到时间转换,若未到时,仍南北方向。 --JTDKZ.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; ENTITY JTDKZ IS PORT(CLK,SM,SB:IN STD_LOGIC; MR,MY0,MG0,BR,BY0,BG0: OUT STD_LOGIC); END ENTITY JTDKZ; ARCHITECTURE ART OF JTDKZ IS TYPE STATE_TYPE IS(A,B,C,D); SIGNAL STATE: STATE_TYPE; BEGIN CNT:PROCESS(CLK) IS VARIABLE S:INTEGER RANGE 0 TO 45; VARIABLE CLR,EN:BIT; BEGIN IF(CLKEVENT AND CLK=1)THEN IF CLR=0THEN S:=0; ELSE IF EN=0 THEN S:=S; ELSE S:=S+1; END IF; CASE STATE IS WHEN A=MR=0; MY0=0;MG0=1;BR=1; BY0=0; BG0=0; IF(SB AND SM)= 1 THEN IF S=45 THEN STATE=B;CLR:= 0; EN:= 0; ELSE STATE=A; CLR:= 1; EN:= 1; END IF; ELSE IF(SB AND (NOT SM))= 1 THEN STATE=B;CLR:= 0;EN:= 0; ELSE STATE=A; CLR:= 1; EN:= 1; END IF; END IF; WHEN B=MR=0; MY0=1;MG0=0;BR=1; BY0=0; BG0=0; IF S=5 THEN STATE=C;CLR:= 0; EN:= 0; ELSE STATE=B; CLR:= 1; EN:= 1; END IF; WHEN C=MR=1; MY0=0;MG0=0;BR=0; BY0=0; BG0=1; IF(SM AND SB)= 1 THEN IF S=25 THEN STATE=D;CLR:=0; EN:= 0; ELSE STATE=C; CLR:= 1; EN:= 1; END IF; ELSE IF SB=0 THEN STATE=D;CLR:= 0; EN:= 0; ELSE STATE=C; CLR:= 1; EN:= 1; END IF; END IF; WHEN D=MR=1; MY0=0;MG0=0;BR=0; BY0=1; BG0=0; IF S=5 THEN STATE=A;CLR:= 0; EN:= 0; ELSE STATE=D; CLR:= 1; EN:= 1; END IF; END CASE; END IF; END IF; END PROCESS CNT; END ARCHITECTURE ART; --CNT05S.VHD LIBRARY IEEE; USE IEEE.STD_LOGIC_1164.ALL; USE IEEE.STD_LOGIC_UNSIGNED.ALL; ENTITY CNT05S IS PORT(CLK,EN05M,EN05B:IN STD_LOGIC; DOUT5: OUT STD_LOGIC_VECTOR(7 DOWNTO 0)); END ENTITY CNT05S; ARCHITECTURE ART OF CNT05S IS SIGNAL CNT3B: STD_LOGIC_VECTOR(2 DOWNTO 0); BEGIN PROCESS(CLK,EN05M,EN05B) IS BEGIN IF(CLKEVENT AND CLK= 1)THEN IF EN05M=1 THEN CNT3B=CNT3B+1; ELSIF EN05B=1 THEN CNT3B=CNT3B+1; ELSIF EN05B=0 THEN CNT3B=CNT3B-CNT3B-1; END IF; END IF; END PROCESS; PROCESS(CNT3B) IS BEGIN CASE CNT3B IS WHEN 000=DOUT5 WHEN 001=DOUT5 WHEN 010=DOUT5 WHEN 011=DOUT5 WHEN 100=DOUT5 WHEN OTHERS=DOUT5=0000000

文档评论(0)

jjkk585 + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档