第三次verlogHDL课6.pptVIP

EDA技术——Verilog HDL 胡 俊 杰 第三讲 Verilog的词汇约定(Lexical convention) 理解Verilog中使用的词汇约定 认识语言专用标记(tokens) 学习timescale 术语及定义 空白符：空格、tabs及换行 Identifier: 标志符，Verilog中对象(如模块或端口)的名字 Lexical: 语言中的字或词汇，或与其相关。由其文法（grammar)或语法(syntax)区分。 LSB：最低有效位(Lease significant bit) MSB：最高有效位(Most significant bit) 空白符和注释 整数常量和实数常量 整数的大小可以定义也可以不定义。整数表示为： size’basevalue 其中 size ：大小，由十进制数表示的位数(bit)表示。缺省为32位 base：数基，可为2(b)、8(o)、10(d)、16(h)进制。缺省为10进制 value：是所选数基内任意有效数字，包括X、Z。 实数常量可以用十进制或科学表示法表示。 整数常量和实数常量 整数的大小可以定义也可以不定义。整数表示为： 数字中（_）忽略，便于查看 没有定义大小(siz