每级2.5位的12位54m采样速率的流水式adc的设计-design of pipelined adc with 12 - bit 54m sampling rate of 2.5 bits per stage.docxVIP

下载本文档

10
0
约3.48万字
约 65页
2018-07-27 发布于上海
举报
版权申诉

每级2.5位的12位54m采样速率的流水式adc的设计-design of pipelined adc with 12 - bit 54m sampling rate of 2.5 bits per stage.docx

1、原创力文档（book118）网站文档一经付费（服务费），不意味着购买了该文档的版权，仅供个人/单位学习、研究之用，不得用于商业用途，未经授权，严禁复制、发行、汇编、翻译或者网络传播等，侵权必究。。
2、本站所有内容均由合作方或网友上传，本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺！文档内容仅供研究参考，付费前请自行鉴别。如您付费，意味着您自己接受本站规则且自行承担风险，本站不退款、不进行额外附加服务；查看《如何避免下载的几个坑》。如果您已付费下载过本站文档，您可以点击这里二次下载。
3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等，请点击“版权申诉”（推荐），也可以打举报电话：400-050-0827(电话支持时间：9:00-18:30)。
4、该文档为VIP文档，如果想要下载，成为VIP会员后，下载免费。
5、成为VIP后，下载本文档将扣除1次下载权益。下载后，不支持退款、换文档。如有疑问请联系我们。
6、成为VIP后，您将拥有八大权益，权益包括：VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
7、VIP文档为合作方或网友上传，每下载1次，网站将根据用户上传文档的质量评分、类型等，对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档

每级2.5位的12位54m采样速率的流水式adc的设计-design of pipelined adc with 12 - bit 54m sampling rate of 2.5 bits per stage

ClassifiedInde:TN432U.D.C.:621.3.049.774DissertationfortheMaster’sDegreeinEngineeringTHEDESIGNOFA12-BIT54MS/SPIPELINEDADCBASEDON2.5BITS/STAGECandidate：FuMeijunSupervisor：AssociateProf.LaiFengchangAcademicDegreeAppliedfor：MasterofEngineeringSpecialty：MicroelectronicsandSolid-stateElectronicsAffiliation:Dept.ofMicroelectronicsScienceandTechnologyDateofOralDefence：June,2008Degree-Conferring-HarbinInstituteofTechnology摘要随着通信和数字信号处理技术的飞速发展，作为模拟系统与数字系统接口的高速高精度模数转换器(ADC)的设计变得越来越重要。而流水式ADC很好地兼顾了速度、精度和功耗的要求，所以受到了极大的青睐。因此，本文基于和舰0.18μmCMOS工艺，设计了一种采样速率为54MHz的12位流水线ADC。本文采用了每级2.5位的结构，因为采用每级1.5位实现12位的精度需要很多级，这样对前级电路中器件的失配要求会非常苛刻，而且功耗和面积也会大大增加。为了避免比较器的失配给整体ADC输出带来误码，本文引入了冗余错位校正技术，这种技术的优点是电路结构简单，而且对提高ADC的精度非常有效。在电路设计方面，本文设计了一种高性能的增益自举型运算放大器和一种多层折叠式共源共栅运算放大器，分别用在采样保持电路与乘法模数转换器(MDAC)中，大大减小了由于运放的有限增益和不完全建立带来的误差，在采用保持电路中还设计了一种线性度非常好的栅压自举开关，其SFDR为90dB。另外，一种精度远大于12位的预放型锁存比较器被设计用于子流水级的FlashADC中，这种结构的预放大器与锁存器交替工作，节省了功耗，非常适合于低功耗的设计。在详细分析了关键模拟单元中的非理想因素后，本文提出了针对各自的解决方案，这些都大大提高了模拟单元模块采样保持电路和MDAC电路的性能，从而也就提高了整体ADC的性能。关键词流水式ADC；冗余校正；乘法数模转换器AbstractWiththeexplosivedevelopmentofcommunicationanddigitalsignalprocessingtechnology,ahigh-speed,high-resolutionanalog-to-digitalconverter,asaninterfacebetweenanalogsignalanddigitalsignal,hasbecomemoreandmoreimportant.Atthesametime,thepipelinedADChasagoodtradeoffbetweenspeed,resolutionanddissipation,soitiswidelyused.Inthisthesis,a12-bit54MS/spipelinedADCisdesignedinHJTC0.18μmCMOSprocess.If1.5-bitperstageisadopted,12-bitADCneedsmorestagethenthemismatchisintractableandtheareaandpowerconsumptionwillincreasesharply.So,2.5-bitperstagewaschoseninthispaper.Digitalerrorcorrectionwasusedtofixincorrectcodescausedmainlybytheoffsetsofcomparatorsinasub-ADC.Inthisarithmetic,onlysimplecircuitcanenhancetheresolutionofADC.Intheaspectofcircuitdesign,atypeofhigh-performancegainboostedamplifierandthree-floorfolded-cascodeamplifierwascontrivedusedinsampleandholdcircuitandMD-ACrespectively,whichminimizedtheerrorduetothefinitegainofampliferandinadequacysetup.Also,ahigh-linearitybo