《嵌入式系统及其应用课件》第二章嵌入式处理器的体系结构.ppt

嵌入式系统及其应用 李 登 峰 一、ARM处理器概述 二、ARM内核结构 三、ARM中断与异常 四、ARM寄存器组织 五、ARM的协处理器接口 六、ARM的存储系统 七、S3C2440微处理器 1.ARM处理器体系结构版本 从指令集体系结构版本来看，为了清楚地表达每个ARM内核应用实例所使用的指令集，ARM公司定义了7种主要的ARM指令集体系结构版本，以版本号V1～V7表示，其中V1、V2、 V3版本已经不再使用或未实现商业化。 寻址空间增至32位（4GB）； 当前程序状态信息从原来的R15寄存器移到当前程序状态寄存器CPSR中（Current Program Status Register） 增加了程序状态保存寄存器SPSR（Saved Program Status Register）； 增加了两种异常模式，使操作系统代码可方便地使用数据访问中止异常、指令预取中止异常和未定义指令异常； 增加了MRS/MSR指令，以访问新增的CPSR/SPSR寄存器； 增加了从异常处理返回的指令功能。 （2）V4版架构是目前应用最广的ARM体系结构，不再强制要求与26位地址址空间兼容，而且还明确了哪些指令会引起未定义指令异常指令集中增加了以下功能： 符号化和非符号化半字及符号化字节的存/取指令； 增加了T变种，处理器可工作在Thumb状态，增加了16位Thumb指令集； 完善了软件中断SWI指令的功能； 处理器系统模式引进特权方式时使用用户寄存器操作； 把一些未使用的指令空间捕获为未定义指令?。 （3）V5版架构是在V4版的基础上增加了一些新的指令： 带有链接和交换的转移BLX指令； 计数前导零CLZ指令； BRK中断指令； 增加了数字信号处理指令（V5TE版）； 为协处理器增加更多可选择的指令； 改进了ARM/Thumb状态之间的切换效率； 增加了两个E和J两个变种，其中E表示增强型DSP指令集，包括全部算法操作和16位乘法操作，J表示支持新的JAVA，提供字节代码执行的硬件和优化软件加速功能。 （4）V6版架构在V5版的基础上强化了图形处理性能，增加了一些新的功能： 单指令多数据功能 (Single Instruction, Multiple Data，SIMD )，将语音及图像的处理功能提高到了原型机的4倍； Thumb增强功能，使得35%代码压缩；高性能定点DSP功能； JazelleTM功能，Java性能优化，速度可提高8倍。 （5）v7构架是在V6版的基础上发展的，是目前ARM处理器体系结构的最高版本，并保持了对现存ARM解决方案的完整的代码兼容性。 采用了新型13级流水线，指令的吞吐率更高； 增加了硬件处理中断嵌套功能，具有更好的实时性； 采用了Thumb-2技术，比纯32位代码少使用31%的内存； 采用了NEON（可执行打包的 SIMD处理）技术，将DSP和媒体处理能力提高了进4倍，可加速多媒体和信号处理算法（如视频编码/解码、2D/3D 图形、游戏、音频和语音处理、图像处理技术、电话和声音合成），其性能至少为?ARMv6 SIMD性能的2倍； 增加了支持改良的浮点运算，满足下一代3D图形、游戏以、信号分析及传统嵌入式控制需求。 2.ARM处理器家族 ARM7 Family ARM9 Family ARM11 Family 3. ARM产品命名规则 此外还必须注意： ARM7TDMI之后的所有ARM内核，即使“ARM”标志后没有包含那些字符，但也包含了TDMI的特性；处理器系列是共享相同硬件特性的一组处理器的具体实现。 例如，ARM7TDMI： ARM740T和ARM720T都共享相同的系列特性，都属于ARM7系列； JTAG是由 IEEE1149。1标准测试访问端口（standard test access port)和边界扫描来描述的。它是ARM 用来发送和接受处理器内核与测试一起之间调试信息的一系列协议；嵌入式ICE宏单元（Embedded ICE macrocell)是建立在处理器内部、用来设置断点和观察点的调试硬件。 可综合版本，意味着处理器内核是以源代码形式提供的。这种源代码形式又可以被编译成一种易于EDA工具使用的形式。 二、ARM内核结构 ARM9内核模块示意图 采用了RISC型处理器结构； 低功耗、成本低、功能强； 采用ARM/Thumb（32位/16位）双指令集； 具有多处理器状态模式； 具有在线仿真调试功能； 具有协处理器接口； 具有优化设计的片上总线AMBA(AHB/ASB/APB)； 具有灵活方便的接口。 1. ARM7TDMI主处理器逻辑结构 ARM7TDMI单周期指令最佳流水线 3.ARM920T内核结构 4. ARM启动方式 ARM内核真正支持的启动