第6讲 大中规模集成电路的逻辑设计.pptVIP

上海大学计算机学院 第六章 采用中、大规模集成电路 的逻辑设计 本章的组成 二进制并行加法器 数值比较器 译码器 多路选择器 计数器 寄存器 只读存储器 可编程逻辑阵列 6.1 二进制并行加法器 四位二进制串行进位并行加法器 二进制并行加法器 超前进位(先行进位)二进制并行加法器 前面我们已经得到全加器的表达式为 令Gi=AiBi，称为进位产生函数，Pi=Ai Bi，称为进位传递函数。将其代入Si、Ci表达式中得递推公式： 二进制并行加法器 则得各位进位信号的逻辑表达式如下： 类似可得S0~S3的逻辑表达式，以S2为例： 综上，各位的进位和各位的和仅取决于Pi、Gi和C0，即仅取决于Ai、Bi和C0 全加器的应用 试用全加器构成二进制减法器。 解：利用“补码”的概念，即可将减法用加法来实现，下图即为全加器完成减法功能的电路。 全加器的应用 试用全加器完成二进制的乘法功能。 解：以两个两位二进制数相乘为例。乘法算式如下： 全加器的应用 全加器的应用 试用四位全加器构成一位8421BCD码的十进制加法电路。 解：两个 8421 码相加，其和仍应为8421 码，如不是 8421 码则结果错误。 全加器的应用 试采用四位全加器完成 8421BCD码到余 3 代码的转换。 解：由于 8421BCD码加 0011 即为余 3 代码，所以其转换电路就