维迅暑期学生fpga夏令营活动_技术培训-system.docVIP

维迅暑期学生fpga夏令营活动_技术培训-system.doc

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
维迅暑期学生fpga夏令营活动_技术培训-system

1 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 21 22 23 24 25 26 27 28 29 30 31 32 33 34 35 36 37 38 39 40 41 42 维讯科技 VERIVISION 标题 文档编号 版本 页 维迅暑期学生FPGA技术短训班 0.1 PAGE \* MERGEFORMAT 7 of NUMPAGES \* MERGEFORMAT 7 作者 修改日期 无锡维迅信息技术发展有限公司 23 Title Document Number Revision Page Testffffff PAGE \* MERGEFORMAT 1 of NUMPAGES \* MERGEFORMAT 20 Prepared by Revision Date Confidential Copyright ? TIME \@ yyyy 2008 Macrolinx, Inc. All rights reserved. FPGA夏令营活动 主办单位:   上海智广     Xilinx大学计划部      Digilent中国总部 承办单位:          维迅科技 暑期FPGA夏令营 为了满足各高校电类学科学生及在职电子工程技术人员对暑期FPGA技术性培训的各种需求,维迅科技开辟了无锡和成都两大实习实训基地,常年提供产业同步的实习实训服务。在暑期来临之际,特举办“FPGA夏令营”活动,欢迎在校学生及在职人员报名参加。 无锡和成都基地是维迅科技和XILINX公司及地方政府共建的FPGA创新中心,而无锡基地同时是国家级集成电路设计中心(ICC)。基地装备了最先进的EDA工具,包括Synopsys、Cadence等世界著名集成电路EDA厂家的主流产品;Xilinx公司提供了全套的FPGA开发套件:涵盖Spartan3、Spartan3E、Spartan3A-DSP、VirtexIIPro、Virtex4、Virtex5等各系列产品,构成了基地的硬件平台。同时,维迅科技开发的一站式FPGA研发/实训平台也大量装备了基地,为实习提供了很好的针对视频、通信、安全、控制等应用领域的产业案例。目前两个基地共可同时提供600人的毕业实习或实训。 维迅科技同时与XILINX、ST、TI、华为、华桑等著名公司、以及上海交通大学、华中科技大学等著名高校建立合作,提供产业与院校结合的师资队伍,提供一流的实习实训内容和相关技术指导。 维迅科技此次短期实训为期两周,特别面向希望对FPGA技术进行初步了解的广大高校电子类学生招生。短训内容包括:技能培训、产业案例分析、业界公司参观、工程师讲座、行业报告等。形式丰富、灵活,使学生了解并初步掌握FPGA编程技术的同时,了解最新产业动态、增长实用的产业技能等。 一、内容:技术培训+自主创新设计小项目 1.FPGA上的逻辑设计 1)学习目标 掌握FPGA基本结构以及Xilinx工具设计流程 理解并使用8-bit微控制器PicoBlaze FPGA 基本设计方法与技巧 理解掌握FPGA基本配置方法 掌握基本时钟系统结构,使用Architecture Wizard配置DCM 理解掌握全局时序约束和管脚约束,使用约束编辑器 理解静态时序分析报告,查找设计瓶颈 理解掌握不同的“综合”参数对性能改善的作用 理解掌握不同的“实现”参数对性能的影响 使用CORE Generator 在设计中填加IP Cores 2)培训大纲 基于ISE Foundation工具软件,引导学员一步步完成从设计输入到下载调试的完整FPGA设计流程。实验中将使用开源的Xilinx 8-bit PicoBlaze控制器软核。 FPGA技术概述 FPGA基本结构 Xilinx PicoBlaze微控制器 FPGA系统设计环境概述 Xilinx工具流程 实验1: Xilinx Tool Flow Architecture Wizard 和PACE 实验2: Architecture Wizard and PACE 全局时序约束 查看设计报告 实验3: Global Timing Constraints FPGA 设计方法与技巧 同步设计技术 设计综合 实验4: Synthesis Techniques 设计实现 CORE Generator?系统 实验5: CORE Generator System FPGA基本配置方法 课程总结:时序收敛流程 2.FPGA上的嵌入式系统设计 1)培训大纲 嵌入式系统概述 嵌入式系统定义 嵌入式系统特征 FPGA上的嵌入式系统设计方法学 嵌入式系统构成与组件 GNU Tools-Overview GCC、Binuti

文档评论(0)

kelly + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档