第二章 微处理的结构-黑白色.ppt

第 2 章 IA-32结构微处理器 及其体系结构 教学目标 主要内容： 5. 高速缓存(Cache)—续 L1 Cache(一级缓存)：命中率80％ 一级缓存容量一般在32KB到256KB。 L2 Cache(二级缓存)：命中率80％(总16％) 二级缓存容量一般在512K~6MB*2。 二级缓存容量大小是CPU性能的重要指标。 L3 Cache(三级缓存)：有些高端CPU具备 三级缓存容量 Intel 酷睿2 i7 至尊版 8MB §2.2 8086/8088 微处理器 采用DIP(双列直插式)封装，共40条引脚 数据总线： 8086－16位，8088－8位。 地址总线： 都是20位。 8086的低16位与数据总线复用 8088的低8位与数据总线复用 内存空间：可直接寻址1MB存储空间。 3、逻辑地址指针 段首地址和段内偏移地址又都称为逻辑地址。 段首地址和段内偏移地址组成了逻辑地址指针。 格式为：段首地址:段内偏移地址 物理地址=段首地址×16+段内偏移地址 例题: 已知：CS=1055H，DS=250AH，ES=2EF0H，SS=8FF0H，各段在内存中的分布如图，数据段有一操作数，偏移地址为0204H。 要求： 1) 指出各段首实际地址 2) 该操作数的物理地址=？ 第二章(第一部分) 总结 性能指标：字长、运算速度、访存空间。P33－34 EU包括：运算器、通用寄存器、EU控制单元 运算器：ALU、状态标志FLAG、暂存器 通用寄存器：AX BX CX DX SP BP SI DI BIU包括：地址产生器、段寄存器、总线控制逻辑、 指令队列缓冲器、指令指针寄存器IP。 段寄存器：CS、DS、SS、ES 逻辑地址、实际地址 2.2.3 8086的引脚特性 8086的引脚 控制总线－中断请求☆ 总线周期主要内容 典型BIU总线周期★ 等待状态TW ★ 空闲状态TI ★ 最小方式主要内容 (1) 8282(74LS373)/8283的应用 (2) 8286(74LS245)/8287的应用 (3) 最小方式下，24~31号引脚 ① ② ⑥ ★ [练习]： ★ 当WR=1，RD=0，IO/M=0时，表示CPU当前正在进行__________操作。 第二章(第二部分) 总结 引脚特性：地址/数据、地址/状态、控制总线。 BHE/S7 RD READY INTR NMI RESET 总线周期：时钟周期、基本总线周期 典型总线周期、等待状态、空闲状态 最小工作方式：配置、23－31号引脚。 M/IO WR ALE 最大工作方式：配置。 总线操作：最小工作方式下读和写操作。 高位库和低位库 8086CPU的1MB内存空间被分为两个512KB的存储体(存储库)，分别叫做高位库和低位库。 高位库：和D15~D8相连，单元地址均为奇数； 低位库：和D7~D0相连，单元地址均为偶数； 地址线A0和控制线BHE用于库的选择，分别接到每个库的选择端SEL。 地址线A19~A1同时接到两个库的存储器芯片上，以寻址每个存储单元。 逻辑地址源 2. 实际地址和逻辑地址★ 实际地址(物理地址PA)：CPU和存储器进行数据交换的时使用的地址。能唯一代表存储单元地址。 逻辑地址：产生实际的两个地址分量：段首址和段内偏移量(有效地址EA) 。指令中只使用逻辑地址。 注意：一个存储单元只有唯一编码的实际地址； 一个实际地址可对应多个逻辑地址。 逻辑地址两个分量有固定的搭配关系。 子程序调用 为实现程序正确的返回，需将断点地址和主程序中的一些数据暂存起来。 断点地址：调用指令CALL的下一条指令的地址。执行CALL时，自动将CS和IP值推入堆栈。当子程序执行到RET时，自动将入栈的断点地址返回IP和CS中，可以继续执行主程序。－－自动完成 主程序一些数据：运行子程序时可能要被冲掉的一些CPU内部寄存器的数据。这些数据需要由入栈指令PUSH推入堆栈暂存，子程序执行完毕，应用出栈指令POP将他们弹回原来的寄存器。－－编程完成 堆栈操作 [例]： ★ 若(SS)=1000H，(SP)=2000H 则堆栈段的段首地址=？ 栈顶地址=？ 若把1234H送入堆栈，则它所在存储单元地址=？ 若最后一个单元偏移地址为2FFFH，则栈底地址=？ 2.2.9 I/O端口组织 1. I/O端口 I/O端口：是CPU与外部设备间的桥梁 2. I/O端口编址方式 不同外设具有的端口数各不相同，计算