8088总线bus周期和时序.ppt

Ch02-8088的总线周期和时序 Computer Principle Ch02-8088的总线周期和时序 章节内容 1-总线周期 指令.总线.时钟周期 1-总线周期 指令.总线.时钟周期 1-总线周期 指令.总线.时钟周期 1-总线周期 学习时序的目的 1-总线周期 工作模式：实模式 1-总线周期 工作模式：保护模式 1-总线周期 工作组态：最小组态 1-总线周期 工作组态：最大组态 1-总线周期 8088芯片的引脚 1-总线周期 8086芯片的引脚 1-总线周期 芯片的引脚：RESET 1-总线周期 最小组态的引脚 1-总线周期 最大组态的引脚 2-典型时序分析 存储器读周期 2-典型时序分析 存储器读周期：分析 2-典型时序分析 存储器读周期：分析 2-典型时序分析 存储器读周期（Tw） 2-典型时序分析 存储器读周期 2-典型时序分析 空转周期 3-最大组态时序 存储器读周期 3-最大组态时序 存储器写周期 3-最大组态时序 I/O读写周期 Ch03-8088的总线周期和时序 章节回顾 8088的总线周期和时序 天津工业大学计算机学院 丁 刚 teacherding@126.com 8088的总线周期 8088典型时序分析 8088最大组态时序 指令周期：执行一条指令所需的时间。不同指令的指令周期是不同的。 总线周期：CPU与存储器或I/O端口交换一个字节数据称的时间。 时钟周期：每个总线周期通常包含4个T状态（即时钟周期），是CPU处理动作的最小单位。 【国防科大1998年考研题】CPU对存储器或I/O端口完成一次读/写操作所需的时间为一个（ ）。 A.指令周期 B.总线周期 C.时钟周期 B 某计算机主频为16MHz，每个总线周期平均含4个时钟，每条指令平均有2个机器周期，则该机器的平均指令执行速度为多少(MIPS)？ 时钟周期＝1/16MHz＝0.0625us 总线周期＝4×时钟周期＝0.25us 平均指令周期＝2×0.25us＝0.5us 平均指令执行速度＝1/0.5＝2MIPS 有利于深入了解指令的执行过程 有利于在编写源程序时，适当选用指令，以缩短指令的存储空间和指令的执行时间 当CPU与存储器以及I/O端口连接时，要考虑如何正确地实现时序上的配合 兼容以前的处理器，与8086的体系结构基本相同；同时能够使用8086所没有的寻址方式和32位通用寄存器及大部分指令。 相当于高性能的8086微处理器不具有保护机制，不能使用部分特权指令。 实模式下存储空间为220B（1MB）。 充分发挥Pentium的存储管理功能和硬件支持的保护机制，为多任务操作系统设计提供支持。 保护模式下每个任务的存储空间为232B（4GB）。 系统中只有一片8086/8088,其存储容量不大,所要连的I/O端口也不多,总线控制逻辑电路被减到最小。 所有总线控制信号由8086 / 8088产生（8282 / 8286）。 构成的系统较大,可能包含不只一片微处理器（两个或多个微处理器）,或要求有较强的驱动能力,带有一个总线控制器8288。 8087—数值运送协处理器，8089—输入/输出协处理器。 地 A14 A13 A12 A11 A10 A9 A8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK 地 Vcc(+5V) A15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0 (HIGH) MN / MX RD HOLD (RQ/ GT0) HLDA (RQ/ GT1) WR (LOCK) M / IO ( S2) DT / R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15 16 17 18 19 20 40 39 38 37 36 35 34 33 32 31 30 29 28 27 26 25 24 23 22 21 8 0 8 8 地 AD14 AD13 AD12 AD11 AD10 AD9 AD8 AD7 AD6 AD5 AD4 AD3 AD2 AD1 AD0 NMI INTR CLK 地 Vcc(+5V) AD15 A16 / S3 A17 / S4 A18 / S5 A19 / S6 SS0 (HIGH) MN / MX RD HOLD (RQ/ GT0) HLDA (RQ/ GT1) WR (LOCK) M / IO (S2) DT / R (S1) DEN (S0) ALE (QS0) INTA (QS1) TEST READY RESET 1 2 3 4 5 6 7 8 9