第七节存储器与IO接口原理.ppt

NAND Flash操作 1）K9F1208芯片有4096个Block，每个Block有32个Page，每个Page有528个Byte，Block是Nand Flash中最大的操作单元，擦除是以Block为单位完成的，而编程和读取是以Page为单位完成的。因此，对NAND Flash的操作要形成以下三类地址： 2）块地址（Block Address）； 3）页地址（Page Address）； 4）页内地址（Column Address）； 5）由于NAND Flash的数据线和地址线是复用的，因此，在传送地址时要用4个时钟周期来完成。 * * NAND Flash写块操作流程 * * 存储器接口方式 1）SRAM型的全地址/数据总线接口：这种类型的地址线数目和片内存储单元数一一对应，接口比较简单。拥有此类接口的存储器有SRAM、EPROM、EEPROM、Nor Flash等。 2）DRAM型动态存储器接口：存储单元需要定期地刷新。CPU与其接口的信号线除了有与SRAM相同的信号线外，还有RAS（行地址选择）信号线和CAS（列地址选择）信号线。一般和具有动态存储器控制器的CPU相连接。拥有此类接口的存储器有DRAM、SDRAM、DDR SDRAM等。 3）串行存储器接口：与CPU以串行的方式传送地址和数据，传送速度相对较慢，多用于嵌入式系统的辅助存储器。拥有此类接口的存储器有Nand Flash、串行EEPROM、串行SRAM等。 * * * * 1）高速缓存控制器是微处理器用于控制访问高速缓存及主存系统的桥梁，它处于微处理器和高速缓存及主存系统之间 2）用于解决主存访问速度与CPU处理速度不相匹配的一种部件（由集成于CPU芯片中的专门的高速存取电路实现）。 3）或用于解决辅存访问速度与CPU处理速度不相匹配的一种部件（由主存的一部分实现）。 4）需要解决缓存内容与原内容不一致的问题 高速缓存机制(CACHE) * * 1、 S3C2410存储空间 2、 S3C2410存储器接口设计 3、 S3C2410存储系统 S3C2410存储空间 S3C2410芯片采用的是ARM920T核，使用单一的平板地址空间.该地址空间的大小为232个8位字节，这些字节单元的地址是一个无符号的32位数值，其取值范围为0到232-1。地址空间总共为4GB，其中，1GB地址空间用于支持外部存储器的连接，另外的空间有一小部分用于I/O端口或部件的寻址，其他的地址空间没有用到。 * * S3C2410存储空间 * * S3C2410存储空间 1）S3C2410整个地址空间（寻址范围）为4GB。 2）S3C2410芯片可连接外部存储器的可寻址空间是1GB。 3）有一部分地址微处理器内部占用。用于控制寄存器和I/O端口使用。 4）有大部分地址空间未被使用或不能使用。 * * * * 外部存储器的可寻址空间 S3C2410存储空间特点 1）支持小端／大端模式（可通过软件选择）。 2）8个存储块中，6个用于SRAM或ROM，另2个用于SDRAM、SRAM、ROM。 3）8个存储块中，7个存储块有固定起始地址，1个存储块起始地址可变。 4）支持异步定时，可用nWAIT(等待)信号来扩展外部存储器的读／写周期。 5）可编程的总线访问宽度8/16/32位，但Bank0不能通过软件编程方式设置。 6）在SDRAM中支持自主刷新和省电模式。 7）所有存储器Bank可编程访问周期。 * * * * S3C2410启动方式 两种启动方式： 1）非NAND Flash启动方式，S3C2410访问0X0000 0000地址，因此，启动代码应该放在0X0000 0000地址上，BOOT ROM的总线宽度可以由OM[1:0]确定。 2）NAND Flash启动方式，此时，CPU将从NAND Flash中读取代码来启动。 S3C2410启动方式 Bank0存储块可以外接SRAM类型的存储器或者具有SRAM接口特性的ROM存储器 (如NOR Flash)，其数据总线宽度应设定为16位或32位中的一种。当0号存储块作为ROM区，完成引导装入工作时(从0动)，Bank0存储块的总线宽度应在第一次访问ROM前根据OM1、OM0在复位时的逻辑组合来确定 * * OM1 OM0 引导ROM数据的宽度 0 0 NANDFlash模式 0 1 16位 1 0 32位 1 1 测试模式 * * 非NAND Flash启动方式设计 8位ROM/Flash设计32位BOOT ROM * * 非NAND Flash启动方式设计 用16位ROM设计16位BOOT ROM * * NAND Flash启动方式 S3C2410存储器接口设计 1）与2片8位的ROM连接方