典型微处理器芯片086.ppt

  1. 1、本文档共41页,可阅读全部内容。
  2. 2、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。
  3. 3、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  4. 4、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
查看更多
典型微处理器芯片086

附加A.1 典型微处理器芯片 微机系统典型结构 一、8086微处理器内部结构 8086/8088流水工作过程 8086/8088的内部寄存器 通用寄存器功能 AX,BX,CX,DX,AH,AL,BH,BL,CH,CL,DH,DL(16-8) 习惯:AX累加器Accumulator)/ BX基址R/ CX(Count)计数R,循环-串操作/ DX数据R(Data),I/O port, 双字除(H16); SP,BP:Stack Pointer R, Base Pointer基址指针 R 数据/Pointer SI,DI 变址R(Source Index R, Destination Index R)--指针作用 指令、数据存储地址? 通用寄存器 段寄存器功能 段寄存器Segment Register CS,SS,DS,ES Code,Stack,Data,Extra(附加段)R==Segment Base Address ?解决8位机兼容问题 MOV AX,[1000H] 8086/8088存储器管理:20 AB?1MB, 64KB单位,物理地址PA,段基地址SA,偏移地址EA(OFFSET);(SA,EA逻辑地址)关系:PA=SA*16+EA 默认:MOV AX,DS:[1000H] (DS)=1234H EA=1000H 物理地址=1A340H 标志寄存器 标志状态寄存器Flags 标志控制寄存器 二、8086/8088的引脚信号 8086/8088引脚分类 第一类 每个引脚只传送一种信息。32P---/RD。 第二类 每个引脚电平的高低代表不同的信号,。 第三类 引脚在8086/8088的两种不同工作方式——最小模式和最大模式下有不同的名称和定义。例如:第29脚为/WR(/LOCK)。 第四类 每个引脚可以传送两种信息(分时复用)。这两种信息在时 间上是可以分开的,因此可以用一个引脚在不同时刻传送不同的信息,一般称这类引脚为分时复用线。例如:AD7 ~AD。 第五类 引脚的输入和输出分别传送不同的信息,如RQ/GT0输入时传送总线请求,输出时传送总线请求允许。 第六类 电源/地 Vcc/Vss(GND) 8086/8088重要引脚信号 80x86 CPU的3种模式 1.实模式 与8086兼容的工作模式,只有低20位地址线起作用,仅能寻址第一个1MB的内存空间。MS DOS运行在实模式下。 2.保护模式 32位80x86 CPU的主要工作模式,提供对程序和数据进行安全检查的保护机制。Windows 9x/NT/2000运行在保护模式下。 3.虚拟8086模式 在Windows 9x下,若打开一个MS DOS窗口,运行一个DOS应用程序,那么该程序就运行在虚拟8086模式下。 8086/8088的工作方式MIN 8086/8088的工作方式MAX 8086/8088工作过程(时序) 三、8086工作时序 1. 概念 时钟周期 总线周期 指令周期 时钟周期、总线周期和指令周期 2.8086总线操作 总线周期的组成:8086的基本总线周期为4个时钟周期,每个时钟周期间隔称为一个T状态。 8086总线操作 T1 状态:BIU将RAM或I/O地址放在地址/数据复用 总线(A/D)上。 T2 状态: 读总线周期:A/D总线为接收数据做准备。改变线 路的方向。 写总线周期: A/D总线上形成待写的数据,且保 持到总线周期的结束(T4)。 8086总线操作 T3, T4:对于读或写总线周期,AD总线上均为数据。 Tw: 当RAM或I/O接口速度不够时,T3与 T4 之间可插入等待状态 Tw 。 Ti : 当BIU无访问操作数和取指令的任务时,8086不执行总线操作,总线周期处于空闲状态 Ti 。 8086总线操作 8086最小方式下读写总线周期时序。 ALE 信号在 T1 出现,表明一个总线周期开始,选通外部地址锁存器,锁存AD总线上的地址信息。 在RD、WR等信号的配合下,T3、T4期间完成数据访问。 T3 上升沿检测READY信号是否有效,无效时在T3与T4间插入等待状态Tw。 3. 8086中断系统 8086微处理器有处理256级中断的能力。 每个中断分配给一个中断类型码,在0~255之间,用一个字节表示,也称为256种类型中断。 256种类型中断分为硬件中断和软件中断。 硬件中断:外部硬件电路产生的中断。 软件中断:8086操作过程中发生异常事件或执行中断指令INTn。 3. 808

文档评论(0)

haowendangqw + 关注
实名认证
内容提供者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档