一种与2D物理设计流程兼容3D测试基准电路生成系统.docVIP

一种与2D物理设计流程兼容的3D测试基准电路的生成系统 　　摘 要： 提出一种与2D物理设计流程兼容的3D测试基准电路生成系统，并以IBM?PLACE测试基准电路为测试试例做了转换实验，提供一套3D测试基准电路。通过此系统，可以根据输入文件的不同，自动转换为对应的Bookshelf库文件或者DEF库文件，实现物理设计库中的电路的互联线网连接信息，标准单元尺寸、端口信息，标准单元坐标信息以及布局信息自动转换。可以将任意2D电路设计转换为3D测试基准电路，并且兼容2D集成电路的物理设计流程，可在传统物理设计EDA工具中布局布线。最终，可以实现自定制的3D测试基准电路。 　　关键词： DEF库； Bookshelf库； 测试基准电路； 自定制； 3D集成电路 　　中图分类号： TN431.2?34 文献标识码： A 文章编号： 1004?373X（2017）24?0005?04 　　Abstract： A generation system of 3D testing benchmark circuit compatible with 2D physical design flow is proposed. The IBM?PLACE testing benchmark circuit is used as the test example for the transformation experiment to provide a set of 3D testing reference circuit. The system can transform the different input files into the corresponding Bookshelf library files or DEF library files， and realize the automatic transformation of the connection information of the circuit’s interconnection nets， standard cell size， port information， standard cell coordinate information and layout information in the physical design library. It can transform the arbitrary 2D circuit design into the 3D testing benchmark circuit， is compatible with the physical design flow of the 2D integrated circuit， and can be used in the locating and wiring in traditional physical design EDA tools. The self?customized 3D testing benchmark circuit is realized. 　　Keywords： DEF library； Bookshelf library； testing benchmark circuit； self?customization： three?dimensional integrated circuit 　　0 引 言 　　数字集成电路的发展已有40多年的历史， 由最初的SSI到如今UVLSI，其单个芯片已经可以集成数亿个晶体管的水平[1]。在集成电路行业飞速发展的今天，随着传统2D数字集成电路规模的不断增大，按比例缩小集成电路的发展思路已经接近极限。国际半导体技术蓝图宣称三维集成电路（Three?dimensional IC）是达到更高晶体管集成密度的关键技术之一[2]。 　　然而为了实现3D集成电路并确保其能够解决2D集成电路面临的问题，还有很多相关研究需要进行，3D集成电路的测试基准电路就是其中的难题之一。现在仍没有成形的Benchmarks可以提供3D集成电路的布局布线以及一些功能测试，这对于3D集成电路的发展造成了一定阻碍。目前可供使用的3D 测试基准电路并不多，甚至没有，并且因为3D集成电路的物理设计流程并没有统一标准，所以与2D物理设计流程相兼容的3D测试基准电路显得尤为重要，这也成为了推动3D集成电路技术发展的关键。 　　因此，本文设计一种基于Perl[3]的半自动化定制生成3D测试基准电路的系统，可以将任意2D电路设计转换为3D bookshelf[4]电路库文件，并且与2D集成电路物理设计流程相兼容，可在EDA工具中布局布线。整