一种新型短波等幅报信号设计.docVIP

一种新型短波等幅报信号的设计 　　【摘要】传统等幅报信号大多采用模拟方式实现，体制落后、效率低下。本文设计了一种基于正交调制的等幅报信号实现方法，采用了纯数字化设计架构，可以取代传统的等幅报发报终端，发送报文的报调标准、正规，节省了人力物力，提高了设计的可靠性。 　　【关键词】等幅报；正交调制；数字混频；短波通信 　　1.引言 　　尽管当前各种新型无线电通信系统不断涌现，但短波通信这种传统的通信方式仍然受到各个国家的普遍重视，尤其是在军事通信、应急通信、突发灾害救援中，短波通信都发挥着不可替代的作用[4][5]。等幅报（CW）是短波通信中的一种简单、实用的通信制式，长期以来，CW信号的收发报都靠人工通过电报机终端完成，效率十分低下。本课题研究并实现了CW信号的自动发送技术，通过主控计算机设定报文内容和报速，实现了CW信号的一键发送，可有效提高发报效率。 　　2.CW信号正交调制原理 　　通常使用的CW信号可以理解为振幅键控（2ASK）信号，该种信号具有典型的数字信号特征：一是在时间上是间断、不连续的；二是在电强度上也是不连续的，只有有限的离散值[2]。随着软件无线电技术的发展以及大规模集成电路的广泛应用，通信系统逐渐开始采用纯数字化架构处理，通过可编程器件的软件可配置特性对载波频率、信源和信道编码等进行控制，满足不同的通信功能需求。因此可以采用数字方式取代传统的模拟电路方式实现CW信号的设计。 　　理论上讲，各种通信信号都可以用正交调制的方法加以实现，基于正交调制的发射机信号时域表达式为： 　　3.基于FPGA的CW信号设计 　　（1）CW电码符号的组成原理 　　电码符号由点（?）和划（――）组成。以点为单位时间，则一个划等于三个点的时间；点与点、点与划、划与点、划与划之间均为一个点的时间间隔；字与字之间为三个点的时间间隔；组与组之间为五个点的时间间隔[3]。如图1所示：点与划的区别只是持续的时间长短不同，一个划的持续时间等于三个点的持续时间，点对应于短的电脉冲信号，划则对应于长的电脉冲信号。基于以上CW信号的组成原理，本文提出如下设计思路：首先主控计算机把由英文字母A～Z和阿拉伯数字0～9组成的报文内容依据莫尔斯电码对照表进行翻译，把英文字母和数字翻译成为点与划组成的信息，并且按照图1所示的规则，设定点与点、点与划、划与点、划与划之间的时间间隔，按照设定的报速，计算得到CW信号的点、划以及空格的对应时间，然后给包含时间信息的字段加上特定的字头，用来标识点、划和空格，以便于FPGA控制逻辑识别和进行相应的操作。 　　图1 点、划比例以及字与字、组与组间隔 　　（2）CW信号硬件设计 　　CW信号的硬件框架结构如图2所示：由主控计算机、PCI总线接口电路、大规模FPGA、数模转换DAC以及低通滤波器组成。CW调制信号和载波信号均在FPGA内部通过数字方式实现，调制信号与载波信号直接在FPGA内部进行混频，混频之后的数据再经过DAC转换器转换为模拟信号，最后经过低通滤波之后得到CW信号。 　　图2 CW信号的硬件框架结构 　　主控计算机通过PCI总线接口实现与FPGA的数据交互，包括报文内容的发送、载波频率等参数设置。CW信号的数据通过PCI总线接口送到FPGA内部FIFO，经过基带处理成为I、Q两路数据，同时在FPGA内部使用DDS信号产生技术产生相互正交的两路载波信号，调制信号与载波信号在数字域上实现调制与混频，合路得到的信号输出到DAC进行数模转换，最后再经过低通滤处理得到CW信号。由于CW信号的报文内容都已经被翻译为代表时间长度的“点”、“划”信息，因此只需要改变时间长度，即可实现CW信号的报速变化。 　　（3）CW信号的FPGA内部实现 　　按照上述思路，设计了图3所示的控制模型，主要包括：数控振荡器、数据缓存FIFO、时间长度计数器、FIFO读写控制逻辑、计数器启停以及输出控制逻辑等。 　　数据缓存FIFO用来缓存经过翻译的CW报文信息，主要包括点、划、空格的标识以及对应时间长度信息，提供给后面的时间长度计数器和输出控制逻辑使用；时间长度计数器依次从数据缓存FIFO中读取点、划长度的时间信息的低28位数据进行计数，从而产生相应时间的点、划脉冲信号。计数器启停以及输出控制逻辑从数据缓存FIFO中读取点、划长度的时间信息的高4位数据进行逻辑判断与操作：包括计数器装载控制、启动与停止控制等；FIFO读写控制逻辑主要由TC信号（时间长度计数器的溢出标志位）和Almost_full信号（FIFO的满标志位）通过组合逻辑形成，当FIFO已经写满或者计数器完成一个计数周期时，开始从FIFO中读取一次数据。 　　图3 CW调制信号模型 　　4.数字本振信号设计 　　本设计中的本振信号是在大规