数字电子技术基课程设计.docVIP

湘潭大学课程设计报告 题 目： 数字电子技术基础课程设计 学 院： 信息工程学院 专 业： 11级通信工程二班 学 号： 姓 名： 指导教师： 完成日期： 2013年10月31日 一：引言 1.1、设计目的 1、学习数字电路中基本RS触发器、单稳态触发器，时钟发生器，以及计数器、译码显示等单元电路综合应用。 2、学习电子秒表的调试方法。 1.2、设计要求 1、实现电子秒表的启动和停止。 2、实现电子秒表清零。 3、设计时钟源。 4、电子秒表记时设计 5、要求电子秒表的分辨率为0.1秒 6、电子秒表的显示为0.0～9.9秒 7、完成整电路设计及其仿真 8、在仿真结果正确的前提条件下，可提出硬件设计所需元器件清单，按照自己的设计完成硬件制作。 二：数字电子秒表设计 2.1仪器设备： 直流稳压电源一台，示波器一台，逻辑笔一支，万用表一块； 定时器555一块，二-五-十制计数器74LS90三块，74LS47两块，数码管两只，1kΩ电阻两只，100kΩ电阻一只，100kΩ电位器一只，电容器0.1μF、0.01μF、0.022μF 2.2电子秒表的基本组成和工作原理： 2.2.1电子秒表电路的基本组成框图如图1 所示，它主要由多谐振荡器、计数器、译码器和数码显示器4个部分组成。 计数器 计数器 译码器 多谐振荡器 数码显示器 图1 电子秒表电路的基本组成（方框图） 2.2.2电子秒表设计电路图如图2所示，图中由定时器555构成方波振荡器，用来产生50Hz的矩形波。第Ⅰ块计数器作5分频使用，将555输来的50Hz的脉冲变为0.1秒的计数脉冲加给计数器。第Ⅱ、第Ⅲ块计数器 Q0与CP2相连，脉冲从CP1输入，都已接成十进制计数电路，其中第Ⅱ块是每0.1秒进位，第Ⅲ块是每秒进位。两片74LS47是译码器，将计数器输来的8421BCD码译为十进制数分别去驱动两个数码管，使之作相应的显示。开关S1闭合开始计数，断开停止计数；开关S2断开秒表清0，闭合可以计数。 2.3芯片简介 由NE555P组成的多谐振荡器(多谐振荡器) (A)、555时钟电路可以构成多谐振荡器，真值表如下： RST THR TRI OUT TD 0 X X 0 导通 1 2\3VCC 1\3VCC 0 导通 1 2\3VCC 1\3VCC 不变 不变 1 2\3VCC 1\3VCC 1 截止 1 2\3VCC 1\3VCC 1 截止 注明：6脚为THR，触发器输入端，低电平有效。2脚为TRI，阀值输入端，高电平有效。4脚为RST，总复位端，低电平有效。7脚为DIS，放电端。5脚为CON，控制端。1脚接地，8脚接电源。3脚为输出端。TD为内部三极管。(B)、 HYPERLINK /lining2000 \t _blank 555振荡器输出波形与秒计数单元逻辑功能输出波形： 振荡电路是数字秒表的核心部分，电容充放电的速度决定了电路的振荡频率R1 .R2 .C决定了多谐振荡器的周期，即决定了形成的方波的频率利用闭合回路中的负反馈作用可以产生自激振荡，利用闭合回路中的延迟负反馈作用也能产生自激振荡，只要负反馈作用足够强。为了得到频率更加准确的频率信号，加入了电容和电阻，其中电容为0.01微法，电阻为100K欧姆。 (C)振荡周期的计算(R2=Ｒｐ) 确定R1、R2、C的值；占空比： 按所设计的电路连线，测试 根据公式： ……① HZ……② (D)参数的确定 由于电路的周期为0.01s，T=0.01s即频率f=100HZ 由上述公式可得结果： 由①式得： 则：R1=R2=100K （2） 74LS90(计数器) 二—五—十进制加法计数器74LS90构成电子秒表的计数单元，如图1中单元Ⅳ所示。其中计数器①接成五进制形式，对频率为50HZ的时钟脉冲进行五分频，在输出端QD 取得周期为0.1S的矩形脉冲，作为计数器②的时钟输入。计数器②及计数器③接成8421码十进制形式，其输出端与实验装置上译码显示单元的相应输入端连接，可显示0.1～0.9秒；1～9.9秒计时。 注：集成异步计数器74LS90是异步二—五—十进制加法计数器，它既可以作二进制加法计数器，又可以作五进制和十进制加法计数器。图3为74LS90引脚排列，表1为