Verilog_HDL_数字系统设计及实践__第2章Verilog基本语法_.pptVIP

* * * * * * * * * * * * * * * * * * * * * * * Bar = 4 - 6; // Bar被赋于十进制值62（－2的二进制补码） Tab = 4 - 6; // Tab被赋于十进制值－2（位向量为11111 0） ? Bar = -2 + (-4); // Bar被赋于十进制值58（位向量为111010） Tab = -2 + (-4); // Tab被赋于十进制值－6（位向量为111010） * * assign Adt = (Box + Cfg) + (Drt + Peg) ; 表达式右端的操作数最长为6 ，但是将左端包含在内时，最大长度为8 。所以所有的加操作使 用8 位进行。例如：Box 和Cfg 相加的结果长度为8 位。 * * 2．逻辑运算符（Logical operators） 逻辑与 || 逻辑或 ! 逻辑非 * 逻辑操作符的操作数只能是逻辑值0或1，例如： Crd = b0; //Crd是逻辑0 Dgs = b1; //Dgs是逻辑1 那么： Crd Dgs //结果为0 (假) Crd || Dgs //结果为1 (真) !Dgs //结果为0 (假) * 如果操作数是向量，那么非0向量被当作逻辑1，例如： A_Bus = b0110; //A_Bus不是0向量，被当作逻辑1 B_Bus = b0100; //B_Bus不是0向量，被当作逻辑1 那么： A_Bus || B_Bus //结果为1 A_Bus B_Bus //结果为1 !A_Bus //结果为0 !B_Bus //结果为0 在逻辑操作中，如果任意一个操作数包含x，结果也为x，如!x的结果为x。 * 3．位运算符（Bitwise operators） 位运算，即将两个操作数按对应位分别进行逻辑运算。 ~ 按位取反 按位与 | 按位或 ^ 按位异或 ^~,~^ 按位同或（符号^~与~^是等价的） * * * 例如： A = b0110; B = b0100; 那么： A | B //结果为0110 A B //结果为0100 如果两个操作数长度不相等, 长度较小的操作数在高位添0补位，例如： b0110 ^ b10000 //结果为b10110 与下式相同： b00110 ^ b10000 //结果为b10110 * 按位操作符对矢量中相对应位运算。 regb = 4b1 0 1 0 regc = 4b1 x 1 0 num = regb regc = 1 0 1 0 ; 位值为x时不一定产生x结果。如#50时的or计算。 * 当两个操作数位数不同时，位数少的操作数零扩展到相同位数。 a = 4b1011; b = 8 c = a | b; // a零扩展为 8 * 逻辑反与位反的对比 module negation(); reg [3: 0] rega, regb; reg [3: 0] bit; reg log; initial begin rega = 4b1011; regb = 4b0000; end initial fork #10 bit = ~rega; // num = 0100 #20 bit = ~regb; // num = 1111 #30 log = !rega; // num = 0 #40 log = !regb; // num = 1 #50 $finish; join endmodule ！ logical not 逻辑反 ~ bit-wise not 位反 逻辑反的结果为一位1，0或x。 位反的结果与操作数的位数相同 逻辑反操作符将操作数的逻辑值取反。例如，若操作数为全0，则其逻辑值为0，逻辑反操作值为1。 * 4．关系运算符（Relational operators） 小于 = 小于或等于 大于 = 大于或等于 其结果是1’b1、1’b0或1’bx。 * 5．等式运算符（Equality Operators） == 等于 != 不等于 === 全等 !== 不全等 * 相等操作符 逻辑等 逻辑不