硬件设计技术提高系列-ECL电平的研究-李晶v0.1.pdfVIP

硬件设计技术提高系列-ECL 电平研究 李晶 硬件设计技术提高系列 ECL 电平研究V0.1 李晶 2011-12 硬件设计技术提高系列-ECL 电平研究 李晶 版本 作者 描述 日期 0.1 李晶 初始版本 2011-12-14 硬件设计技术提高系列-ECL 电平研究 李晶 LVPECL 电平研究 1.1.ECL电平介绍 1.1.1. ECL电平的由来 TTL 电路在电路转换时由于多发射极晶体管对电流的反抽作用，加速了晶体管基区储存电荷的释 放，从而有效地提高了电路的开关速度；而 STTL 电路由于采用肖特基箝位晶体管和新工艺，抑制了 晶体管的过饱和及寄生电容，使电路速度进一步提高，但它仍没能完全摆脱“饱和”这一工作状态。 为了适应数字系统在超高速方面的需求，研究人员做了大量的研究工作，研制出最典型的超高速 电路发射极耦合逻辑(ECL)集成电路。该电路中的晶体管工作在放大和截止两个状态，而不进入饱 和区，这就从电路结构和设计上，根除了常规TTL 电路中晶体管从饱和到截止状态转换时所需释放超 量存储电荷的“储存时间”，也没有STTL 电路因采用SBD 箝位而带来的附加寄生电容，因而ECL 电路 的速度很高，电路的平均延时可以做到几个ns 甚至亚纳秒数量级。 由于电路中晶体管是工作在放大状态，因此电路功耗相对较大，也就是说电路速度的提高是以牺 牲功耗换取的。近年来经过改进的电路结构和采用新工艺，使ECL 电路不仅达到超高速，而且功耗也 有明显降低。目前 ECL 电路的平均延迟时间在亚纳秒数量级的单元电路功耗可降至几毫瓦的数量级， 使ECL 电路成为数字系统中无以匹敌的重要角色。 第一个电流型逻辑电路是1962 年由Motorola 提出的。 1.1.2. ECL电平的分类 VCC VEE VBB VOH VOL 算法 VCC-1.3 VBB+0.4 VBB-0.4 PECL 5.0V 0V 3.7V 4.1V 3.3V LVPECL 3.3V 0V 2V 2.4V 1.6V 2.5VPECL 2.5V 0V 1.2V 1.6V 0.8V 2.5VNECL 0V -2.5V -1.3V -0.9V -1.7V LVNECL 0V -3.3V -1.3V -0.9V -1.7V NECL 0V -5.0V -1.3V -0.9V -1.7V 硬件设计技术提高系列-ECL 电平研究 李晶 1.1.3. ECL电路分析 ECL 电路中的基本门是或/或非门 ，ECL 基本逻辑门的三个组成部分如图所示 ： – 差分放大器输入电路 (射极耦合电流开关) ； – 温度-电压补偿偏压网络 (参考电压源) ； – 射极跟随器输出电路 （可以是射极开路输出） VCC RC1 RC2 R1