主讲人邓洪波位电子与信息学院.pptVIP

  1. 1、原创力文档(book118)网站文档一经付费(服务费),不意味着购买了该文档的版权,仅供个人/单位学习、研究之用,不得用于商业用途,未经授权,严禁复制、发行、汇编、翻译或者网络传播等,侵权必究。。
  2. 2、本站所有内容均由合作方或网友上传,本站不对文档的完整性、权威性及其观点立场正确性做任何保证或承诺!文档内容仅供研究参考,付费前请自行鉴别。如您付费,意味着您自己接受本站规则且自行承担风险,本站不退款、不进行额外附加服务;查看《如何避免下载的几个坑》。如果您已付费下载过本站文档,您可以点击 这里二次下载
  3. 3、如文档侵犯商业秘密、侵犯著作权、侵犯人身权等,请点击“版权申诉”(推荐),也可以打举报电话:400-050-0827(电话支持时间:9:00-18:30)。
  4. 4、该文档为VIP文档,如果想要下载,成为VIP会员后,下载免费。
  5. 5、成为VIP后,下载本文档将扣除1次下载权益。下载后,不支持退款、换文档。如有疑问请联系我们
  6. 6、成为VIP后,您将拥有八大权益,权益包括:VIP文档下载权益、阅读免打扰、文档格式转换、高级专利检索、专属身份标志、高级客服、多端互通、版权登记。
  7. 7、VIP文档为合作方或网友上传,每下载1次, 网站将根据用户上传文档的质量评分、类型等,对文档贡献者给予高额补贴、流量扶持。如果你也想贡献VIP文档。上传文档
查看更多
主讲人邓洪波位电子与信息学院

组合逻辑电路(二) 比较器 比较器 16位加法器 16位加法器 16位加法器 16位加法器 减法器 减法器 减法器 减法器 4位乘法器 4位乘法器 4位乘法器 只读存储器(16*8ROM) 只读存储器(16*8ROM) 只读存储器(16*8ROM) 复杂组合逻辑电路(ALU) ALU功能介绍 ALU功能介绍 ALU功能介绍 ALU功能介绍 算术运算单元 算术运算单元 算术运算单元 算术运算单元 算术运算单元 算术运算单元 算术运算单元 逻辑运算单元 逻辑运算单元 逻辑运算单元 逻辑运算单元 ALU电路设计 ALU电路设计 ALU电路设计 3、算术逻辑单元的设计 --transfer A-CIN when 011 = --模仿transfer A+CIN写出transfer A-CIN (作业) when others= BCOUT=0000; COUT=0; end case; end process; end arch; 1、逻辑运算单元的entity定义 Std_logic_vector 4 Out BCOUT Std_logic_vector 4 In B Std_logic_vector 4 In A Std_logic_vector 3 In S 数据类型 位数 信号模式 信号名称 注意:和算术运算单元不同的是,逻辑运算单元没有CIN和COUT。 2、逻辑运算单元的设计 library IEEE; use IEEE.std_logic_1164.all; use IEEE.std_logic_arith.all; use IEEE.std_logic_unsigned.all; entity logic is port( A, B:in std_logic_vector(3 downto 0); S: in std_logic_vector(2 downto 0); BCOUT:out std_logic_vector(3 downto 0) ); end logic; 2、逻辑运算单元的设计 architecture arch of logic is signal Y :std_logic_vector(3 downto 0); begin process(A , B , S) begin case S is --AND when 100 = Y=A and B; BCOUT=Y; --OR when 101 = Y=A or B; BCOUT=Y; 2、逻辑运算单元的设计 case S is --XOR when 110 = Y=A xor B; BCOUT=Y; --NOT when 111 = Y=not A; BCOUT=Y; --others when others= BCOUT=0000; end case; end process; end arch; * * 主 讲 人:邓洪波 单 位:电子与信息学院 4.2 组合逻辑电路(二) 比较器 16位加法器 减法器 4位乘法器 只读存储器(16*8)ROM 比较两个信号,当相等时,输出信号eq=1 Library IEEE; Use IEEE.std_logic_1164.all; Entity comparator is port ( x, y : in std_logic_vector(7 downto 0) ; eq: out std_logic ); End comparator; Architecture behav of comparator is Begin process( x , y) variable eqi : std_logic; begin eqi:=‘1’; for I in x’range loop eqi:=eqi and ( x( I )

文档评论(0)

haowendangqw + 关注
实名认证
文档贡献者

该用户很懒,什么也没介绍

1亿VIP精品文档

相关文档