基于NIOS II处理器数字波束形成工程实现.docVIP

基于NIOS II处理器数字波束形成工程实现 　　【摘 要】介绍了波束形成的原理、系统组成和实现方法。对本数字波束形成项目，提出在FPGA上建立NIOS软核来实现雷达在各种工作模式下的数字波束形成。 　　【关键词】数字波束形成；NIOS软核；DBF 　　The Realization Of Digital Beam Forming Based On NIOS II 　　ZHANG Hong-feng 　　（The 38th Research Institute of CETC， Hefei Anhui，230031，China） 　　【Abstract】This paper introduces the theory of Digita Beam Forming（DBF） ，its composition and the realiation. We accomplish this project by creating SOPC in the FPGA。With this method we complete Digital Beam Forming in different work modes. 　　【Key words】Digital beamforming；NIOS soft-core；DBF 　　0 引言 　　数字波束形成（DBF）是在原来模拟波束形成原理的基础上、引入数字信号处理方法后建立的一门雷达新技术。DBF的出现和发展既是现代电子战对雷达需要牵引的结果，也是雷达技术和其它相关领域技术进步的产物。先进的自适应信号处理和阵列信号处理方法既为DBF的研究与实现提供了强有力的手段，也为DBF的实用拓广了应用领域。本文基于DBF体制的某三坐标雷达，对DBF技术的原理，工程应用做了详细的介绍。 　　1 基本原理 　　■ 　　（k=0，1，…，M-1） 　　参数说明：Si为第i阵元的输入信号；N为阵元个数；d为阵元间距；θ为入射信号和阵元之间的夹角；λ为发射机发射载波所对应的波长；k为波束的序列号，空间上共形成M个波束。Wi为第i阵元的加权系数。通过改变加权因子（系数）Wi，就可以控制波束的指向和形状，以及副瓣电平。需要指出的是，加权系数在实际应用中还可能包含各种校正系数，如对各通道之间的幅度相位不一致校准，甚至于对每一通道内的I/Q信号的幅度相位误差的校正和信号零漂的校正。回波信号经天线送至多路合一的DAM，经DAM产生I/Q信号，通过光纤按照约定协议送至信号处理数字波束形成（DBF）模块。DBF硬件平台接收来自于前端的N路阵元信号，合成M个波束。 　　接收数字波束形成的原理框图如图1所示： 　　图1 波束形成原理示意图 　　2 NIOS II 软核SOPC系统及组件 　　NIOS II处理器系统包含一个或多个可配置NIOS II CPU软核、与CPU相连接的片内存储器、以及与片外存储器和外设相连的接口等。所有的组件在一个FPGA芯片上实现。所有NIOS II处理器系统使用统一的指令集和编程模型。 　　一个典型的NIOS II处理系统如图2所示。 　　图2中，CPU、外设、外设接口，如SDRAM控制器、片内ROM/RAM、三态桥、UART、定时器、LCD显示驱动电路、通用I/O、以太网接口和CompactFlash等都是牺牲FPGA内部的逻辑资源为代价的。因此，在进行具体的软核架构时，可对不必要的外设进行裁减，以满足低成本的小型系统设计。 　　图2 NIOS II处理器系统的典型结 　　3 基于NIOS的数字波束形成工程实现 　　3.1 硬件平台 　　数字波束形成的硬件部分主要由FPGA（EP4SGX230）、EPCS128配置芯片和两片外挂SRAM存储芯片（GSI公司产品）构成的系统，板卡包含了标准的CPCI接口、自定义的高速ZD、以太网口、4路高速光纤接口以及两路SMA接口，一路用于模拟时钟输入，一路用于数模转换输出。FPGA（EP4SGX230）为ALTERA公司四代器件，片内具有丰富的存储以及逻辑单元。功能强大的四代器件使得在单片FPGA上实现小阵列的数字波束形成系统成为可能。本文所要介绍的片上NIOS核主要完成DBF系数的运算、对FPGA的写系数操作；而FPGA主要完成NIOS的外部地址总线译码，产生NIOS所需的分时读写波。其原理框图如图3所示。 　　图3 波束形成硬件原理图 　　3.2 软件设计 　　3.2.1 FPGA模块设计 　　EP4SGX230器件，内部包括：14，625，1792bitsRAM， 161个DSP模块，24对高速收发器Transceiver。EP4SGX230内部逻辑设计的数据流向为：1）将打包好的串行数据（其中包括字头、各种