基于NIOSII多处理机网络数据处理技术研究.docVIP

基于NIOSII多处理机网络数据处理技术研究 　　摘 要： 随着嵌入式网络数据处理系统的广泛应用，网络数据高速处理对嵌入式系统提出更高的要求，基于单处理器的网络数据处理方式已无法满足要求，为此，提出基于SOPC（System On Programmable Chip）的多处理机解决方案；针对目前嵌入式系统中网络安全协议实现上大多采用单处理器的不足，提出基于NiosII的多处理机、多计算机、混合多处理机模型。 　　关键词： SOPC；NiosII；多处理器系统 　　中图分类号：TP273 文献标识码：A 文章编号：1671－7597（2011）1120081－01 　　 　　1 SOPC的嵌入式开发技术概述 　　近年来，计算机网络进入了飞速发展时期，这种快速发展给人们带来了极大便捷，但同时也带来了数据信息在处理、存储、传输和使用时，容易被窃取和篡改等问题。目前的网络数据安全管理，有多种方法可用于网络安全协议处理，常用的大致分成ASIC（Application Specific Integrate 　　d Circuit）和可编程方法两类。ASIC方法是系统完全由硬件来实现，其特点是速度快，成本高，纯软件方式性能低，存在一定的安全隐患，而且几乎没有灵活性和可扩展性，需要很高成本和较长的设计时间；可编程方法主要有两种类型：NP（Network Processor）和FPGA（Field Programmable Gate Array），NP提供的是以处理器为中心的可编程能力，而FPGA提供的是以硬件为中心的可编程能力。NP方法利用RISC处理器结构进行网络数据包处理。支持这一方法的器件称为网络处理器，并且是软件可编程的。NP包括多个优化的嵌入式RISC CPU，以提供可编程能力和用于通用数据包处理功能。其设计理念是利用硬件电路处理数据包的分类和修改，而利用RISC引擎进行上层管理。NP中的多处理器引擎配置成不同的架构以优化关键的路径延迟，在配置每个RISC引擎时，使得专用的RISC引擎不能再以高级语言编程，从而迫使用户使用微代码/汇编语言，并且削弱了提供灵活性和时间优势这一网络处理器存在的根本基础，使用起来非常麻烦。基于SOPC（System On Programmable Chip）嵌入式开发技术的FPGA方法，具有高度并行逻辑结构的可编程器件，可提供由用户自定义的性能和灵活性组合，对任何高速并行数据处理都非常理想。FPGA内部可以嵌入RISC软核，利用FPGA内部的硬件可编程特性，和很强的灵活性和可扩展能力，大幅度地提高系统性能。由于FPGA没有内置的网络处理功能，用户可通过在FPGA内增加网络系统所要求的特性，利用硬件描述语言（HDL）、知识产权核心（IP）和C语言对其进行硬件编程。SOPC为网络安全协议的实现提供了一个极灵活的解决方案。利用FPGA器件，可以在单片器件内集成范围广泛的硬和软IP核，其中的硬件和固件具有可升级能力。SOPC的嵌可编程能力，缩短了系统开发时间，使单个FPGA解决方案更适用于设计需求，可以在整个开发周期中对系统进行优化，同时还为硬件和软件设计提供了灵活、方便的方法，应该成为今后网络数据处理技术发展的一个方向。 　　2 多处理器系统解决方案 　　在嵌入式系统中实现网络协议、密码算法处理的方案主要有ASIC、NP、FPGA、纯软件方式等，其系统内部一般只有一个CPU，每一个时刻CPU只能执行一条指令。该系统内部虽然可以采用并行技术，如指令流水线、多个ALU单元以及专用的协处理器等，但这些并行技术只能提高顺序程序的指令执行速度，它无法提供进程级、作业级的并行性。采用多处理器、多指令多数据流（MIMD）系统，能够提供高级并行性，它通过并行处理实现最大的效能，高级并行不仅可以是多个处理器同时操作，而且还可以是多个程序（进程）在同一时间片内执行。在具体的实现上可以是多处理器，多计算机、也可以将多处理器系统作为多计算机系统中的结点，构成一种混合的多处理机。MIMD实现方式与传统的SISD（单指令流单数据流）实现方式相比，增加了单位时间内的数据流，它通过卸载单个处理器任务的策略来提高系统整体性能，通过根据任务的分类来组织任务执行，将不同类型的任务放在不同的CPU中执行，任务间的协调是通过共享存储器中的公共变量或Send/Receive操作原语来实现。该系统中给每个CPU分配了特定的任务，在这些任务中，可能会存在对特定I/O设备的访问，降低CPU对每个外部设备的访问要求。MIMD在硬件架构上更适于用多处理机实现，可以通过共享的存储器在不同的CPU上实现不同的专有任务，同时根据系统级任务进行分类，它提供了更高级别的并行性，将相关的任务放在同一CPU内执行，由各CPU之间并行地完成系统级任务，从一定程