基于Verilog―A14位200MHZ电流舵DAC建模.docVIP

基于Verilog―A14位200MHZ电流舵DAC建模 　　摘 要 电流舵结构是高速高精度DAC的设计首选，但性能受到电流源晶体管失配制约，采用Verilog-A对电流舵DAC进行建模分析，可以优化设计参数，提高设计能力。论文对电流源失配进行理论分析，采用Verilog-A对电流舵DAC建模，在考虑电流源误差的情况下对其性能进行研究。在时钟频率为200MHz，信号频率为0.9987MHz，理想DAC的SFDR为114dB；在0.1%电流源随机失配情况下，DAC的SFDR为87dB，最终依据仿真参数对电流源晶体管尺寸进行合理设计，14位200MHz电流舵DAC的版图后仿真结果为93dB。 　　【关键词】Verilog-A 电流舵 数模转换器 　　1 引言 　　数模转换器（DAC）将数字信号转换为模拟信号，是数字系统和模拟系统之间的接口电路，也是信号处理系统的重要组成部分，长期以来一直广泛应用于图像处理、通讯、卫星、测控系统以及军事雷达信号检测等领域。随着电子系统处理能力的加强，高速高精度DAC的性能逐步成为限制电子系统性能的瓶颈，对高速高精度的DAC的需求日益增大 。 　　电流舵型DAC由于速度快、精度高以及易于与数字集成电路工艺集成的优点，成为了高速高精度DAC的设计首选。电流舵DAC通过对电流源单元开关从而输出与数字代码相关的电流，其性能受电流源单元中电流源晶体失配的限制，合理设置电流源晶体管尺寸可以做到电流舵DAC性能与芯片面积大小的有效结合，因此在设计前期对DAC进行建模与仿真显得极为重要。基于Verilog-A的建模方法是目前混合信号高层次行为建模应用比较多的方法，能很好地接近电路设计实际情况。 　　本论文基于Verilog-A为14位200MHz电流舵DAC建模，包括：电流舵DAC非理想因素分析，Verilog-A建模与仿真等几个部分。 　　2 DAC的非理想因素分析 　　电流舵型DAC电流源失配是引起性能失真的最主要方面，电流源匹配误差模型如图1所示，可以理解为理想电流源并联另一个电流源，电流源大小为误差大小。电流源大都是由MOS管构成，一般是等大小或者成倍数关系的几何形状。但是在制造过程中，由于工艺的偏差会造成器件失配。这种期间失配会严重影响DAC的性能参数。 　　图1：不匹配电流源示意图 　　MOS管处于饱和区时的电流表达式： 　　（1） 　　为漏电流，K为电流增益，为栅源电压，为MOS管的阈值电压： 　　（2） 　　μ是载流子的迁移率，是真空介电常数，是相对介电常数，为栅氧化层厚度。对式（2）中的K求偏导可得： 　　（3） 　　（4） 　　对式（1）中求偏导得出： 　　（5） 　　（6） 　　漏电流大小等于理想电流值加上偏差电流值，因此： 　　（7） 　　（8） 　　由（8）可知单独的MOS管的电流偏差如（9）所示： 　　（9） 　　将和为标准偏差来表示（9）的相对偏差，其中 　　MOS电流的标准偏差为： 　　（10） 　　（11） 　　在工艺中，K的失配很小，其中（10）和（11）占总偏差小于10%，主要的失配由阈值电压失配引起，因此可知： 　　（12） 　　与工艺有关，其中为过驱动电压，，WL为管子的面积。由（12）可知减小单个管子之间的失配应该尽量增大管子的面积就是以牺牲整体芯片的面积作为前提。所以这就需要在设计时折衷。 　　无杂散动态范围SFDR是基波信号功率和最大谐波功率的比值，单位dB。SFDR与电流源失配的关系如公式（13）所示： 　　（13） 　　其中，为电流源失配；以上公式为近似公式，主要考虑的是MSB（最高有效位）产生的误差。 　　3 电流舵DAC结构 　　图2：14位分段式电流舵型DAC结构图 　　图2为14位电流舵型DAC的结构示意图。二进制码的数字输入，经触发器同步后通过译码电路转换为后控制电流源开关矩阵。32个电流源单元电流值均为，其中高5位MSB（）采用温度计编码，控制其中的31个电流源的电流输出，另外一个被分为中间4位ISB电流源和低5位的LSB电流源，中间4位ISB（）也采用温度计编码，控制16个电流值为的电流源单元输出，低5位LSB（）分别控制5个二进制加权电流，其电流值分别为：带隙基准源（Bandgap Reference）产生的稳定的参考电压，经过偏置电路给电流源提供偏置电压易产生所需的参考电流电流开关的电流输入由下方的电流源阵列提供，电流源开关阵列右边是电流输出。当输入数字信号为X=（时，输出电流可以表示为： 　　一般情况下，DAC的输出采用差分电流输出，输出负载为一对50欧姆的电阻，差分输出的方式可以提高电路结构的对称性，减小电流开关对整体电路的影响、有效地抑制共模噪声和降低电源毛刺对输